Запоминающее устройство с блокировкой неисправных ячеек памяти

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) дополнительное к авт. свид-ву (22) Заявлено 2 1.0676 (21) 237 3728/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 050178.Беоллетень № 1

Союз Советских

Социалистических

Республик (11) 5375l33 ., (51) М. Кл.

Q l l С 29/00

Гввтйаретввииый комитат

Оовета Миииетров CCCP во делам изобретений в открытий (53) УДК 681.327 (088. 8) (45) Дата опубликования описания 110178 (72) Автор изобретения

В.Н.Лаут (71) Заявитель (54) ЗАПОМИНА}ОЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ

НЕИСПРАВНЫХ ЯЧЕЕК IIANHTH

Изобретение относится к запоминающим устройствам.

Известны запоминающие устройства с блокировкой неисправных ячеек памяти., В одном иэ известных устройств, содержащем накопитель, дешифратор, а также дополнительные накопитель и дешифратор, при обращении к неисправной ячейке памяти соответствующий разряд последней перекоммутируется на резервный (11.

Недостатком этого устройства являются большие аппаратурные затраты.

Наиболее блиэким по технической сути к изобретению является запоминающее устройство с блокировкой неисправных ячеек памяти, содержащее накопители, соединенные с соответствующими дешифраторами адреса, и блоком коррекции ошибок (2 .

В этом устройстве, работа которого основана на использовании самокорректирующих кодов, исправляется только одна ошибка в каждой ячейке памяти, что существенно снижает надежность устройства. трелью изобретения является повышение надежности устройства эа счет увеличения допустимого уровня (количе2 ства) дефектов накопителя, а также обеспечения работоспособности устройства при всевозможных сочетаниях отказов в накопителях.

5 Для этого устройство с держит преобразователи кода и регистры по числу накопителей, одни из входов преобразователей кода подключены соответственно к адресным шинам, другие — к

)0 выходам регистров, а выходы преобразователей кода соединены соответственно со входами дешифраторов адреса.

На чертеже изображена структурная схема предложенного запоминающего

16 устройства (например, трехраэрядного).

Устройство содержит блок 1 коррекции ошибки, выход 2 которого является выходом устройства, а входы 3-5 соединены с выходами накопителей 6-8 х0 (например, одноразрядных), входы которых подключены к соответствующим дешифраторам адреса 9-11. Устройство также содержит преобразователи кода

12-14 и регистры 15-17 по числу нако. пителей.

Одни входы преобразователей 12-14 подключены соответственно к адресным шинам 18, другие — к выходам регистров 15-17, а выходы соответетвенно— ко входам дешифраторов адреса 9-11.

587509

В качестве преобразователя кода может быть использован, например, обычный двоичный сумматор, имеющий число разрядов, равное количеству разрядов кода адреса. Регистр может 6 быть выполнен как тумблерный, поскольку хранит код неизменным в течение длительного времени.

Устройство работает следующим образом. )О

Если на регистре 15 набран ноль, то при обращении по адресу ос преобразователь 12 не изменит код адреса и дешифратор 9 выберет ячейку памяти с номером м, . Пусть на других регист- (6 рах 16, 17 набраны коды 82 для второго регистра, 8> - для третьего и т.д., 5„— для последнего (где Е. число разрядов запоминающего устройства). Тогда при обращений по адресу ос к дешифраторам поступят коды

Ф - для первого дешифраторау >+8ç для второго дааифратора о +8 - для третьего дешифратора

eC b - для ь-го дешифратора 25 (сложение ведется по модулю И, где М - число ячеек памяти в одном накопителе) . Анализируя известные из .тестовой проверки устройства адреса дефектных ячеек памяти каждого накопителя, можно подобрать значение 8 таким, "чтобы при любом коде адреса са на входе устройства слово, образованное одиобитиыми ячейками о - первого накопителя, ас (.IS2 - второго, ос + аз- 36 третьего и т,д., не содержало бы более Одного дефекта» можно показать, что с вероятностью

P e.1 это всеГда удается при условии, чтО числО дефектов в каждОм накопите лв ие превышает

)(с

При достаточно высоких вероятнос-ю тях успешного подбора (р а 1-10 ) ве- личина К существенно возрастает.Можно также показать, .что довольно сложное преобразование кода адреса — сложение его с кодом регистра (арифметическое сложение) — можно заменить беэ ущип» ба для результата более простой операцией поразрядного сложения (сложения по модулю 2 ) . Эта последняя операция сводится к инвертированию разрядов кода адреса, для которых соответствующие разряды регистра,например тумблерного, включены. Могут быть применены и другие болев сложные преобразования кода адреса, то может привести к повышению значения

К - допустимого числа дефектов в одном накопителе. Не является обязательным требованием, чтобы накопители, иэ которых строится устройство, были одноразрядными. Однако в этом случае необходймым условием является отсутствие многократных дефектов в любой ячейке памяти накопителя.

Предложенное устройство допускает большое число дефектных запоминающих элементов. Например, в устройстве, имеющем 39 разрядов (32 информационных и 7 контрольных) и емкость 256

К слов, можно допустить до 83 дефект . ных элементов в каждом разряде, а при вероятности неуспешного подбора порядка 10 — в три раза больше.

Формула изобретения

Запоминающее устройство с блокировкой.неисправных ячеек памяти, содержащее накопители, соединенные с соответствующими дешифраторами адреса и блоком коррекции ошибки,„о т л и ч а» ю щ е е с я тем, что, с целью повышейия его надежности оно содержит преобразователи кода и регистры по числу накопителей, одни иэ входов преобразователей кода подключены соответственно к адресным шинам, другие — к выходам регистров, а выходы:.реобразователей кода соединены соответственно со входами дешифраторов адреса.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство

9 407399, кл. Я 11 С 29/00р 1972.

2. Патент США 9 3436734, кл. 340-172.5, 1969.

5В7509

Составитель В.Рудаков

Техред Н. Бабурка Корректор .н.ковалева

Редактор И.Марковская

Филиал ППП Патент, r. Уигород, ул. Проектная, 4

Заказ 143/40 Тирам;716 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5