Комбинационный двухразрядный сумматор

 

Союз Соесмз

Социалистнмескиа

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii) 627478 (6)) Дополнительное к авт. свид-ву (5)) М. Кл

Q О6 F 7/5О (22) Заявлено:16.09. 76. (21) 2405086/18-24 с присоединением заявки № (23) Приоритет (43) ОпублнкованоО5.1О.78.Бюллетень №37 (45) дата опубликования опнсания18.08.78

Гееударстееикмй кеиетет

Совете Межтроа СССР ее делам кзебретеекй е еткрмткй (53) УДК 681.325. .5 (О88. 8) (72} Авторы изобретения

В. А. Санин и О. Н. Чернова (71) Заявитель (54) КОМБИНАЦИОННЫЙ ДВУХРАЗРЯЛНЫЙ

СУММАТОР

Изобретение относится к цифровой вычислительной технике и может быть использовано вспециализированных вычислительных устройствах.

Известны комбинационные, сумматоры, собранные на элементах И-ИЛИ-HE содержащие поразрядные узлы суммирования чисел. Каждый 3 -ый узел имеет выход т-го разряда кода суммы и цепь переноса в

i +1 разряд, а входами каждого узла яв ляются цени i -ых разрядов кодов слагаемых и цепь переноса от (i -1)-го узла сумматора (1)

В этих сумматорах время формирования кода суммы зависит or числа разрядов в коде слагаемых.

Известны быстродействующие сумма1.оры с одновременным формированием переноса во всех разрядах сумматора (2)

Количество элементов И--ИЛИ-H& по формированию переноса в таких сумматорах растет от младшего разряда к старшему °

Но даже в сумматорах с одновременным формированием переноса содержится д не менее трех ступеней элементов И-ИЛИНЕ, участвующих в формировании любого разряда кода суммы, кроме самого младшего, что приводит к увеличению времени формирования кода суммц. Кроме того, такие сумматоры обладают большим количеством оборудования.

Наиболее близким аналогом по технической сущности к изобретению asrrsercg комбинационный двухразрядный сумматор, старший и младший разряды которого содержат по одному элементу И-ИЛИ-НЕ, причем к первому и второму входам первой и второй группы входов элемента ИИЛИ-НЕ старшего разряда подключены ! соответственно инверсные значения сгарщего и младшего разрядов первого и второго операндов (31 .

Недостатком такого сумматора является ro, что при суммировании двухзарядных чисел с определенным значением порога (например, равного двум) часть оборудования в нем оказывается избыточной.

Целью изобретения является уменьш ние количества оборудования при суммиро6274 ванин двухразрядных чисел с определенным значением порога, равного двум.

Иля достижения этой цели к третьему и четвертому входам первой группы входов элемента И-ИЛИ-НЕ младшего разря:да подключены инверсные значения стар ших разрядов первого и второго операндов, ктретьему входу второй группы входов этого элемента подключено инверсное значение старшего разряда первого. операн1О да, а к входам третьей группы входовинверсные значения младших paapsnoa nepsore и второго операндов и старшего разряда второго операнда, к третьим входам первой и второй групп входов элемента

И-ИЛИ-HE старшего разряда подключены соответственно инверсные значения старших разрядов второго и первого операндов.

О

О

О

О

О

1 О

При поступлении на сумматор кодов слагаемых, соответствующих первой стро- у ке таблицы, на выходах сумматора будет сформирован код ОО". При поступлении на сумматор кодов слагаемых, соответст вующих второй и пятой строке таблицы, на выходах сумматора будет сформирован щ

О О

О О

О О

О О

О 1

О 1

О 1

О 1

1 О

1 О

1 О

1 О

1 1

1 1

1 1

1 .1

О О

О

1 О

1 1

О О

О 1

Х О 1 1

О О

О 1

1 О

1 1

78 4

На чертеже представлена функциональ ная схема двухразрадного комбинационногс сумма тора.

Младший разряд сумматора выполнен на элементе И-ИЛИ-НЕ 1,, старший раз.ряд — на элементе И-ИЛИ-HE 2. K входам элементов H»HITCH-ÍÅ 1 и 2 подключены шины младшего разряда первого слагаемого 3, младшего разряда второго слагаемого 4, младшего инверсного разряда первого слагаемого, младшего инверсного разряда второго слагаемого 6, старшего инверсного paapgna первого слагаемого 7, старшего инверсного разряда втооого сла-гаемого 8. Выход элемента И-ИЛИ КЕ 1 подключен к первому выходу сумматора 9, выход элемента И-ИЛИ-HE 2 подключен ко второму выходу сумматора 10. Состояния выходов сумматора в зависи- oem от, кОЙОВ слагаемых сведены в таблицу код 01 . При поступлении на сумматор кодов слагаемых, соответствующих третьей, шестой и девятой строке таблицы, на выходах сумматора будет сформирован код "10". При поступлении на сумматор кодов, соответствующих четвертой, седьмой восьмойэ десятой Одиннядца тОЙ и

627478

ЦНИИПИ Заказ 5619/47 Тираж 826 . Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 г.д. строке таблицы, на выходах сумматораа фор мируе тся код 11 ". Как видно нз таблицы, во всех случаях, когда сумма двух слагаемых равна или более трех, сумматор формирует код суммы "11 Предложенный сумматор сокращает чис-,> ло элементов И-ИЛИ-НЕ, не требует дополнительных аппаратурных средств Н8 формирование признака переполнения разрядной сетки, позволяет присвоить рез„льтагам, величина которых более трех„одно и то же кодовое значение 11, что также посьволяет сократить число элементов И-ИЛИНЕ.

Формула изобре гения

Комбинационный двухразрядный сумма тор, старший и младший разряды которого содержат по одному элементу И ИЛИ-HEÄ причем к нервому и второму входам первой и второй групп входов элемента И-ИЛИНЕ младшего разряда подключены соответственно.прямые н инверсные значения младших разрядов операндов, а к первому и второму входам первой и второй групп входои элемента И-ИЛИ-HE старшего разряда подключены соответственно инверсные значения старшего и младшего разрядов первого и второго операндов, о т л н ч а -. ю m и и с я тем, что, с целью уменьшеЗЕ

1 ння количества оборудования при суммировании двухразрядных чисел с определеиным значением порога, равного двум, к третьему н четвертому входу первой группы входов элемента И-ИЛИ-НЕ младшего разряда подключены инверсные значения сгаршнх разрядов первого н нторого операндов, к .третьему входу второй группы входов этого элемента подключено инверсное значение старшего разряда первого операнда, а к входам третьей группы входов - инверсные значения младших разрядов первого и второго операндов и старшего разряда второго операнда, к третьим входам первой и второй групп входов элемента

И-ИЛИ-HE старшего разряда подключены соответственно инверсные значения crapаих разрядов второго и первого операндов.

Источники информации, принятые во внимание при экспертизе:

l. Каган Б. М. и др. цифровые вычислительные машины и системы. М., Энергии, 1970, с. 228, рис. 4.7.

2. Папернов А. А. Логические основы

ЦВТ. М., Сов. радио, 1972, с. 16416S.

3. Голышев Л. K. Структурная reopei цифровых машин, М., Энергия, с. 271273.