Элемент вычислительной среды

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22} Заявлено 160774(21} 2047 /46/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 251278.Бюллетень № 47 (45) Дата опубликования описания 2 1278

Сеюз Советских

Социалистических

Республик ">638954 (51) М. Кл.

Cj 06 7/00

Государственный комитет

Совета Министров СССР по делам изобретений м открытий (53) УДК 681 1 4 (088. 8) (72) Авторы изобретения

В.П.Боюн, Ю.Я.Ледянкин и Б.H.Èàëèíîâñêèé (П) Заявитель

Ордена Ленина институт кибернетики AH Украинской CCP (54) ЭЛЕМЕНТ ВЫЧИСЛИТЕЛЬНОИ СРЕДЫ

Изобретение относится к цифровой вычислительной технике и может быть применено при построении специализированных однородных вычислительных устройств для выполнения арифметических и логических операций.

Известен двоичный арифметика-логический блок, содержащий элемент И, два полусумматора, триггеры результата и переноса и блок контроля на 0 (1.). его функциональные возможности ограничены,так как он работает только в последовательном режиме.

Наиболее близким устройством к изобретению по технической сущности является двоичный арифметический блок, содержащий первый и второй полусумматоры, элемент ИЛИ, первый и второй коммутаторы, первый и второй тригге ры, блок контроля на 0, причем выход результата первого полусумматора соединен с первым входом второго полусумматора, выходы переносов обоих полусумматоров соединены с пер- 6 вым и вторым входами элемента ИЛИ, выходы триггеров соединены со входом блока контроля на 0, выход перaoro триггера соединен также с вторым входом первого полусумматора (2j . функциональные возможности этог 5 устройства ограничены, так как он работает в режиме параллельного и последовательного сумматора с выдачей результата и переноса только в прямом коде.

Целью изобретения является расширение класса выполняемых функций.

Достигается это тем, что предлагаемый элемент вычислительной среди содержит узел управления, состоящий из элементов И-НЕ, И, НЕ, причем выход результата второго полусумматора соединен с первым информационным входом элемента И-ИЕ и с первым и вторым информационными входами второго коммутатора выход элемента ИЛИ соединен с вторым информационным входом элемента И-HE и с первым и вторым информационными входами первого коммутатора; первый вход элемен,та И соединен с выходом элемента

И-НЕ, выход элемента И соединен с входам элемента HE и с первыми ,управляющими входами первого и второго коммутаторов, выход элемента HE соединен с вторыми входами первого и второго коммутаторов1 выходы первого и второго коммутаторов соедине.ны соответственно с входами первого

638954! т"

>а и второго триггеров; первый, Второй информационные входы первого полусумматора и второй информационны":.: вход ВтОрОго IIQJI(>>сумматОра явля1зтс:я информационными входами устро: (ТБ,...(УправлЯющке нхОДы элементОВ Н"- 1Я и

H RBJIH(OTCH УПРаВЛЯЮЩИ«(И ВХСЦа;Лт(,"(-т ройства, выход блока контроля и=! и второго триггера являют:и информационными Выхоцами устро:1стна.

На чертеже язобрайена схема,(р(.г лагаемого ЭлеМЕнта ВычислиТе3(Ь}(си >0 сред (.

Предлагаемый элемент содержит перВый полусумматор 1, Второй полусумMBTQp 2т элемент Иг(И 3» первый 4 ти нторой 5 прямой-инверсный коммута(G-" ры, блох 6 контроля на нуль, первый 7 и нторой 8 триггеры, узел управЛЕН}ля .9, СОСТОЯщий ИЗ ЭЛЕМЕН1»«(: .1Н1 0 зле(.тента N 1 1 и э.цемен та Н(1!, )

НЫ»! «Д рнэт Л тата Г>ЕрВОГС« т«т(1Л», ». „ i

20 матора 1 соединен с Входом Втоу";.:г(} полусуMMBTQpB 2, Выходы птереносс Б обоих полусумматоров с.. ецинены с БходаМтт Э т(ЕМЕ.Нта ИЩ 1 Яыход Э»le т>>>,.! ((ЛН 3 и выход результата нторог= полус- Умматора 2 соединены с инйог(мац»(-онными входами узла управлекия 9, а также с информационными Входамк первого 4 и второго 5 прямого-инверсного коммутаторов соответственно(у} равЛЯЮщИЕ BXQ Ы 13 14 П(= .рБОт О -! и — ГС; — %1 рого 5 прямого-иннерского ко;.«>1..-«.(атг}— рОВ Объед»(нены и QQQJÒ»(íeíû с,>тт-;, тя выходами узл(а упранле»(ия 9, угц; --..:.;.ющие входы 15 v: 16 которого соедин.- .;.;;с первым и вторым каружными выхо, .-.,-,=ми. Входы перного 7 и второго 8 три"герОВ соединены с ныхоцами первого

4 и второго 5 коммутаторов, B Б(;»(Одыс входами блока 6 контроля ка тн„ . †:!n ; кроме того выход первого триггера 7 41( соединен с втор «л входом первого -:QJ!óсумматора 1, а выход второго тря(.":.= QB

8 - с наружным Бынодс}м.

Предлагаемое устро(лство работ.-.:.CT следующим образом.

На входы 17 и 18 первого пол;сумматора 1 подают значения двух †;.:.:= р((- 48

МЕННЫХ ЛОГИЧЕСКОЕ ПРОИЗВЕДЕНИЕ K>!TQ рых суммируется со значением„ постуг(ающим с выхода первого триггера. 7, С помощью второго полусумматора 2 предыдущий результат складывают с другой переменной, которая постуца.ет йо нхоцу 19. Полученный на Выходе

ВТРРОго полУсумматОРа 2 РезУльтт«т к перенос с выхода элемента 1(ЛИ 3 кс>яммутируют с помощью первого 4 и H »cparo 5 прямого-инверсного коммутаторов н первый 7 и второй 8 триггеры н гря. мом или Обратном коде. когда потенциал управления на управляющем ВХоде 15 равен нулю, 00 а на входе 16 равен единице *. Иги нулю, o первый 7 и Второй 8 тp((lгеры результат суммирования и перекос 05 запив>}ут соответственно в обратном

It,t i рям "( ..}Г}т(а ПС>ТЕРЦ>Гнал УПРанЛЕКИЯ HB ВХО>Е> . + т,т 1 6 ра> ВЕ(. т чти ттт(1!» Tг Б первый тр»}ггeр 7 за»(и(((етсЯ значение пеРе(-:оса(а Вс ВтоРой ТРиггеР 8

„.;;B÷(3H»(å результата н коде представ (=.H»Н Я

ПримекHreг.ько к узлу управления

H:-(.HiQH»(eH!! Q1.:ó по схеме,, изображенной на чертеже, элемe(1Т ьычислительной

С р Е тт Ы >Э а 6 >О Т а Е т С 31 Е Ет у (В(т(>»1 1»1 О 6 т} а 3 О М .

Зап»(С(, т}ЕЗ> ЛЬтата и ileРЕНОСа В

--,ря(к}м и обратном коде. Когда потенциал угранления на управляющем в Q«, -., Р<(ВС(Н т;.(ЛЮ > тза Вт(ХОДЕ «ЭЛЕ>сента Н-Н(: 10 Всегда будет единич(ттщй,.>(3ÎI}eHÜ, (ЛЕДонаТСЛЬНО OT ПО

f «(н f(H,->ла у->ранлени я HB Вт ором упг}ан, (т«тащт т O „ Q!>! G 1 6 бут>е Г З т(B(> Ce > «> с((т HBJ!

>1-:: >3ь::"„;; >3е -пемз» та И 1 1 и элемента

Н(, 12. т(;ЛИ На УГ(раня(ЯЮщЕМ ВХОДЕ (6, -(УДЕТ "Pтт;>НИЦа : . На НттХОД» ЭЛЕ>ЛЕ(Н т -" 1! > «;«»1(« Г т (} .-« piiHH»it(B и зна»

i;(.:т(ИЯ;» «1 } JL TBTа С>1(>тЛИРОваНИЯ И ПЕРЕ .(:Оа з=п::.:лутся! ": п:-.рный 7 H второй я г }««г ãie>1}IJ((-.Оотнетс TBeH!! Б обратном

;„.Оде»т((„»т(1;(а у (сg г; }т(>= ют>те(л Входе 1 6

,",;,;;.!. « (1 3ò1ЕВС}1т i C.«,i (RJ(ТQ ™ P>IH:. «>«ч(11-!«1 ((ровень бу !eT « а ВЫХОде

-л-еме :.Та .(т" » 12,- ".e зна IeHHH р.=.зv}i!>татB сум«л-(ронания и переноса

Зал=1-(>зтутся ПЕС-,tl!ë 7 т= ЭТО» Г}О»1 8 ТрИГ,-С >1,, (СОТ Б, > ТОТ БГ -:.i Ис >3 т(Р Я(ЛОМ КОЛЕ т (,1.,-, т(. У(1,— ВЛЯЮЩ! - Н-.,О 1

:ПС} -. -Е! ц;(а -.-; >Правд-:НИ Я ра-:.eti =«цит-ИДе эле !eH TB и-Н(!т 10 бут

С-: ..:;Н= а Б ЛУЧаЕ(КОГДа Зиа- -П = РЕВУ>твтата СУ«..МИРОВаНИЯ И ПЕ«>ттН»О(С«»«> СатПа«> "«>ò, т.Е. («>, т„! пли I1«0(-! бтДет ноль H слУ.} т(> ! » « t, p J»òп(равд! »Нт(«(((И((ВХ >Д 1

: а,«p=-:Li::>ii 9 подают пОтс!Iциал . ПРИ==i eH»HЯ Раниl> é ">ЕДИНИЦЕ . ЭТО (i — качает за(лись Б г!ервый триггер 7 (а:..—; ч-е: »«»s; пе) те по с 3., а БО Второй 8

13«эзу»;ьтата сутлмированиЯ Б коде преД:-.гав †ния. При этом В случае несОВпа.>1::НИЯ КОДОВ РЕЗтльтата и ПЕРЕНОСа

-(!.: 1j !i;i(1 1 т 01 т ЕДИНИЧНЫЙ СИГИ 11- а

H С}т(унаЕ СОВ-(адЕ»(ИЯ (т „e, (0, 0$ тт а в -т (од элемента Нь .

Зле((е(тть, 1 1 и ((ь 12 янляютсЯ Управляющими .(:.Qj, öà имеет место сочетания

«}еpeHQQB 1» и резултьтата В THIIB. 1 100 и - ) 1 зле(1(ен T Vi > (I(Rлютчает

1-ые коммутаторы, а элемент HE 12 отклю:ает обратные коммутаторы HB

ВХОДе Обоих тРитгеРОВ.И наобоРОТ(тРИ

СОЧЕтан(1ЯХ а H Е Тнна(10111 H 110 1

etIe1(el!т- Н (1 о- Rт(ю(тает прямые коумутатари, а элемент НБ 12 включает обг)атныет

«е ак»(м образом, е,-.ли потенциал упраВления на угравляющих входах 15,16 уэЕlа УПЕ-ВВЛЕН: H раБНЫ, eц»<НИЦЕ т ТО ЭЛЕ» (лент Бычт(сл»(тельной среды работает в

6 Я934

Формула изобретения информации, принятые ва экспертизе." ае свидетельство СССР

Кл.2 Д 06 Р 7/00в 1973, Р 2007198/18-24, которой принято решение рскага свидетельства.

»Ис та ники т» "иМаииЕ Пвэп

1„ Автаввск (д 4 76""78 в i.I4О 2. Заявка

20.03.74, па а Выдаче авто

Тираж 784 Падпчсное

ЦНИИПИ Заказ филиал ППП Патент, г.ужгород, ул.проектв аяр4 режиме параллельного сумматора, При этом значение переноса записывают во второй триггер, выход которого свя-. зан с наружным выводом, а значение результата - в первый триггер, выход которого соединен с входом перваГО полусумматора 1.

Когда потенциал управления на управляющем входе 15 равен нулю, имеет место последовательный режим работы сумматора и значение переноса записывают в первый триггер. Если при этом потенциал на управляюяем 10 входе 16 равен единице, запись результата суммирования и переноса осуществляют во второй и первый триггеры соответственно в обратном коде, а когда нулю -В эти же триггеры у в прямом коде па отношению к коду представления.

Предлагаемая организация устройства в целом повышает коэффициент ис= пользования оборудования, сокращает 20 количество аппаратуры, повышает быстродействие за счет уменьшения емкости подключаемых дополнительно схем коммутациив использование одних и тех же прямых -. инверсных комм таторов как для записи в прямом и обратном коде при последовательном режиме сумматора, так.и для изменения режима работы сумматора с параллельного на последовательный и наоборот.

Элемент вычислительной среди, содержащий первый и второй полусумматоры, элемент ИЛИ, первый и второй каммутаторырперВый и ВТОрОй три- ге ры, блок контроля на 0, причем

ВыхОд результата перВОГО нОлусумматора соединен с первым входам второго полусумматора, выходы переносов

/7 18 абoHõ полусумматарoII соединены с первым и Вторым Входами элемента ИЛИ

Выходы т .Hl"геров соединены с входом

<а контроля на 0сс гога триггбра соединен также с Втоp I..I Входам первого палусумматора, а т л и ч а ю шийся тем, что, с целью расширения класса выполняемых функций, ан содержит узел управления, состоящий из элементов И-НЕ, И, НЕ, причем Выход результата второго паЛУСУММатоРа саЕДИНЕН С ПЕРВЫМ ИНФОРМационным входом элемента И-НЕ и с перВым и вторым информационнымн входами

Второго коммутаторами выход элемента

ИлИ соединен с вторыч информационным входам элемента И-НЕ и с первым и

Вторым информационными ВХОдами перва» га коммутатора; первый вход элемента

И соединен с гыходом элемента И-НЕ, Выход эле:...-ента И соединен с входом элем пта НЕ и с первыми управляющими

:.ходами пепвого и Второго коммутаторов, выход элемента НЕ соединен с втор=:.". .и входами первого и второго коммутаторов, Выходы первого и второго коммутаторов соединены саответствечна с

Входами первого и Второго триггеров первый, Второй информационные Входы первого полусумматора и второй информационный ВхОд В "opoI Î пал»усумматара яВЛянтся Няфармационными входами ус-райства; управляющие входы элементоВ И НЕ и И ЯвляютсЯ управляющими

В».одам 1 уств3сйства,выхОД блОка voHTpo

Ф ля не 0 - Вта»рога триггер»ра ЯвлЯют я ин апма -,-oHH.óii Выходами устройств