Устройство для преобразования двоичного кода в двоично- десятичный

 

QA ИКАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬИ ВУ (61) Дополнительное к авт, свид-ву— (22) Заявлено 29.03.76 (Яе) 2339428/18-24 с присоединением заявки № (23) Приоритет

Опубликовано05.01.79. Бюллетень № 1

Дата опубликования описания 07.01.79

Союз Советских

Соцмалистических

Респубпнк

Государствеииьй комитет ссср оо делам изобретеиий и открытий (5Ç) УЙ К 68 1.32 5 (088.8) (72) Автор изобретения

A. П. Авдеев (7е) Заявитель (54} УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ,ПИОИЧНОГО

KOQA В ДВОИЧНО-ДЕСЯТИЧНЫЙ

Изобретение относится к области вычислительной техники и может быть использовано в системах автоматики, цифровых вычислительных машинах.

Известный преобразователь (1) двоичного кода в двоично-десятичный имеет сравнительно большое время преобразования и слож н ую схе му.

Наиболее близким к предложенному изобретению является устройство для преобразования двоичного кода в двоично-десятичный, содержащее регистр двоичного кода, сдвиговый регистр опроса, делитель тактовой частоты, двоично-десятичный счетчик, элементы задержки и первую группу элементов ИЛИ (2), Однако, этот преобразователь имеет схему, сложность которой вызвана применением собирательных схем перевода весовых значений каждого двоичного .разряда в соответствующее весовое значение десятичного разряда.

Цель изобретения — упрощение устройства, достигается тем, что в него введены элемент И, первая и вторая группы элементов И, вторая группа элементов ИЛИ, причем первые входы элементов И первой группы соединены с разрядными выходами регистра двоичного кода, вторые — с соответствующнмн выходами сдвигового регистра опроса, а разрядные выходы — со входами элементов ИЛИ первой группы, выходы которых соединены с первыми входами элементов И второй группы, вторые входы которых подключены к соответствующим разрядным выходам делителя тактовой частоты, а выходы — ко входам элементов ИЛИ второй группы, выходы которых соединены со счетными входами оответствующих декад двоично-десятичного счетчика, а выходы каждой декады двоично-десятичного счетчика через элемент задержки подключены ко входам элементов ИЛИ второй группы, первый вход элемента И соединен со входом тактовых импульсов, второй — с выходом третьего разряда делителя тактовой частоты, а выход — с соответствующими входами элементов И второй группы и со

&ходом делителя тактовой частоты.

На чертеже представлена схема устройства преобразования двоичного кода в двончно-десятичный, содержащая регистр двоичного кода I, вход «пуск» устройства 2, сдвиговый регистр опроса 3, выходы сдви64t44l каждого разряда двоичного кода в эквивалентный двоично-десятичный код, с последующим преобразованием элементами И второй группы и элементами ИЛИ второй группы в унитарный код позволяет отказаться по сравнению с прототипом от применения запоминающих устройств выполненных на дополнительных регистрах сдвига, управляемых электронных ключей, собирательных схем разрешения формирования десятичного разряда, собирательных схем перевода весовых значений каждого разряда двоичного кода в соответствующее весовое значение десятичного разряда, что упрощает устройство, а также позволяет снизить число корпусов типовых цифровых элементов приме- И няемых для преобразования по каждой тетраде двоично-десятичного кода в несколько раз, а это приводит к уменьшению габаритов устройства, повышению надежности его работы.

Формула изобретения

Устройство для преобразования двоичного кода в двоично-десятичный, содержащее регистр двоичного кода, сдвиговый регистр опроса, делитель тактовой частоты, двоичнодесятичный счетчик, цементы задержки и первую группу элементов ИЛИ, отличающееся тем, что, с целью упрощения устройства, в него введены элемент И, первая и вторая группы элементов И, вторая группа элементов ИЛИ, причем первые входы элементов

И первой группы соединены с разрядными выходами регистра двоичного кода, вторыес соответствующими выходами сдвигового регистра опроса, а разрядные выходы со входами элементов И.ЛИ первой группы, выходы которых соединены с первыми входами элементов И второй группы, вторые входы которых подключены к соответствующим разрядным выходам делителя тактовой частоты, а выходы — ко входам элементов

И,ПИ второй группы, выходы которых соединены со счетными входами соответствующих декад двоично-десятичного счетчика, а выходы каждой декады двоично-десятичного счетчика через элемент задержки подключены ко входам элементов ИЛИ второй группы, первый вход элемента И соединен со входом тактовых импульсов, второй — с выходом третьего разряда делителя тактовой частоты, а выход — с соответствующими входами элементов И второй группы я со входом делителя тактовой частоты.

Источники информации, принятые во внимание прн экспертизе

l. Авторское свидетельство СССР № 393739, кл. G 06 F 5 02, I97l.

2. Авторское свидетельство СССР № 432486, кл. G 06 F 5/ОО, 1971.

64!441

f5

Составитель H. Шелобанова

Редактор В. Лукин Техред О. Луговая Корректор Л. Небола

Заказ 7514/44 Тираж 773 Подписное

0НИИПИ Государственного коми|ета СССР но делам нэобретений и открьоий

I l3035, Москва, Ж-35, Раугиская иаб., л. 4/5

Филиал ППП Патеитэ, r. Ужгород, ул Проектная. 4