Арифметическое устройство параллельного действия

 

О П И С А Н И Е, язви

ИЗОБРЕТЕН ИЯ

Союз Соввтскнх

Соцмалмстнчесних

Республик (6I) Дополнительное к авт. свил-ву— (22) Заявлено 10.01.77 (21}2439837/18-24 с присоединением заявки №2 (51) M. Кл

С(06 I"- 7/38

fосударственный кемнтет

СССР не делам изобретений н аткрытнй (23) ПртторитетОпубликовано 25.01. 79.Бюллетень Ие 3 (53) УДК 681.325..5 (088. 8},Дата опубликования описания 28.01.79 (72) Авторы изобретения

Б. М. Власов и Ю. Ф. Мотиенко (71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ПАРАЛЛЕЛЬНОГО

ДЕЙСТВИЯ

Изобретение относится к области цифровой вычислительной техники и может быть использовано в составе дифровых вычислительных машин {ПВМ).

Известны арифметические устройства (АУ), выполненны на основе триггеров 5 со счетным входом и логических элементов И, ИЛИ, HE (1)(2)

Ближайшим аналогом, выбранным в качестве прототипа, является арифметическое устройство параллельного действия, каждый разряд которого содержит счетный триггер, приемный триггер, элементы И, ИЛИ, НЕ, причем, единичный и нулевой выходы счетного триггера подключены к первым входам первого и второго элементов И, выходы которых соединены со входами первого элемента ИЛИ, выход которого подключен ко второму входу первого элемента И последующего разряда, единичный и нулевой входы приемного триггера подключены к выходам третьего и четвертого элементов И, первые входы которых соединены соответственно с выходом второго элемента ИЛИ и выходом эл емен та НЕ, вход ко то рого с ое ли н ен с выходом второго элемента ИЛИ, вторые входы третьего и четвертого элементов

И подключены к первой управляющей шине, входы второго элемента ИЛИ подключены к выходам пятого, шестого и седьмого элементов И, первые входы которых подключены соответственно ко второй, третьей и четвертой управляющим шинам, а вторые входы пятого и седьмого элементов И подключены соответственно к единичным выходам приемных триггеров последующего и предыдущего разрядов 3 .

Недо с та тком про ти воп ос тавля емых устройств является большое число логических элементов И в каждом двоичном разряде, что усложняет устройство, повышает его стоимость, весогабаритные характеристики, потребление энергии и снижает надежность работы.

Целью предлагаемого изобретения является устранение отмеченных недостатков, то есть упрощение устройства.

643870 1

Поставленная цель достигается тем, что счетный вход счетного триггера подключен к выходу третьего элемента ИЛИ, входы которого соединены. с выходами восьмого и девятого элементов И, первые входы которых подключены к пятой и шестой управляющим шинам, а вторые входы - соответственно к выходам второго и первого элементов ИЛИ предыдущего )азряда, вторые входы второго и )o

I шестого элементов И подключены соответственно к единичному выходу приемного триггера предыдущего разряда и нулевому выходу приемного триггера последующего разряда.

t5

На чертеже изображена функциональная схема двух разрядов арифметического устройства параллельного дефствия.

Каждый оазряд арифметического устройства включает элементы И 1,2,3,4, 5,6,7,8,9, элементы ИЛИ 10,11,12, счетный триггер 13, приемный триггер

14, элемент НЕ 15, первую управляющую шину 16, которая обеспечивает управление приемом кода в приемный триггер

14, вторую управляющую шину 17, которая обеспечивает управление сдвигом кода вправо в регистре, образованном приемными триггерами 14,и выдачей прямого кода в регистр, образованный счетныЗО ми триггерами 13, третью управляющую шину 18, которая обеспечивает разрешение выдачи инверсного кода из регистра, образованного приемными триггерами 14, четвертую управляющую шину 19, которая обеспечивает управление сдвигом кода влево в регистре, образованном приемными триггерами 14, пятую управляющую шину 20, которая обеспечивает разрешение выполнения элементарной операции

40 сложения по модулю два, шестую управляющую шину 2", которая обеспечивает разрешение выполнения элементарной операции сложения.

Первые входы элементов И 7,8,9 под45 ключены соответственно к управляющим шинам 17, 18,19, а вторые входы — соответственно к единичному и нулевому выходам приемного тригт ера 14 последу50 ющего разряда и единичному выходу приемного триггера предыдущего разряда.

Выходы элементов И.7,8,9 подключены ко входам элемента ИЛИ 12, выход которого непосредственно и через элемент

НЕ 15 соединен со входами соответственно элементов И 5 и 6, другие входы которых подключены к управляющей шине 16. Выходы элементов 5 и 6 соедипены соответственно с единичным и нулевым входами приемного триггера 14.

Единичный выход приемного триггера 14 соединен со входами элементов И 2 и 9 последующего разряда и элемента И 7 предыдущего разряда. Нулевой выход приемного триггера 14 подключен ко второму входу элемента И 8 преды,ущего разряда,. Единичный ди нулевой выходы счетного триггера 13 подключены к первым входам соответственно элементов

И 1 и 2, выходы которых соединены со входами элемента ИЛИ 10, выход которого подключен ко вторым входам элементов И 1 и 4 последующего разряда, второй вход элемента И 2 подключен к единичному выходу пр немного тр иггер а

14 предыдущего разряда. Выходы элементов И 3 и 4 через элемент ИЛИ 11 подключены к счетному входу счетного триггера 13, а второй вход элемента И 3 соединен с выходом элемента ИЛИ 12 предыдущего разряда., К первым входам элементов И 3 и 4 подключены соответственно управляющие шины 20 и 21.

Рассмотрим работу предлагаемого устройства при выполнении операции сложения и вычитания.

Будем считать, что в накапливающем .регистре (сЧетные триггеры 1 3) хранится код первого слагаемого, а в приемном, регистре (приемные триггеры 14) хранит-, ся код второго слагаемого (логические элементы И, предназначаемые для приема кода в приемный регистр, на чертеже не приводятся). Предположим, что слагаемые числа положительные.

По первому временному такту производится выдача прямого кода с приемных триггеров 14 на счетные входы счетных триггеров 13 (поразрядное сложение кодов по модулю два). для. выполнения этой элементарной операции на управляющую шину 17 подается управляющий потенциал, а на управляющие шины 20 и

16 - исполнительные импульсы (предполагается, что длительность управляющего потенциала больше длительности исполнительного импульса). Если в приемном триггере 14 хранится код единицы", то сигнал цо цепи элементов И 7, ИЛИ 12, И 3, ИЛИ 11 поступит на счетный вход счетного триггера .13 и установит его в

"нулевое" или единичное" состояние, т.е. .прэинверTppyeò код, хранящийся в этом триггере до поступления импульса на управляющую шину 20. Так как исполнительные импульсы поступают одновремен64.3870 6

Формула изобретения но ка шины 20 и 16, то одновременно со сложением кодов по модулю дв.. произойдет сдвиг кода приемного регистра на один разряд вправо, По второму временному такту производи гся формирование результата суммирования двух чисел. Так как формирование потенциала переноса начинается сразу же после переключения триггеров 13 и 14, осуществляемого по первому временно- 10 му такту, то для выполнения суммирования двух чисел достаточно подать на управляющую шину 21 исполнительный импульс. Исполнительный импульс по цепи

И 4, ИЛИ 11 поступает на счетные входы счетных триггеров 13 тех разрядов накапливающего регистра (образованного счетным триггером 13), в которые поступил потенциал переноса из младшего разряда, и осуществляет их иквертирова20 ние. Таким образом будет выполнена операция сложения двух кодов.

Операция вычитания кодов выполняется аналогично рассмотренному. Отличие со25 стоит лишь в roM, что по первому вре- . менному такту управляющий потенциал подается на управляющую шину 18, т.е, на счетный вход счетного триггера 13 поступает инверсный код числа, храняще гося в приемном триггере 14. Одновре;— менно со сложением кодов по модулю два производится инвертирование и сдвиг кода приемного регистра на один разряд вправо.

Так как операция умножения (деления) кодов состоит из многократного выполнения операции сложения (вычитания) кодов, то нет необходимости подробно рассматривать эти операции, 40

Операция сложения кода накапливающего регистра со сдвинутым на два разряда влево кодом приемного регистра выполняется за счет подачи управляющего потенциала на управляющую шину 19,: 45

Все прочие элементарные операции не отличаются от операции обычного сложения.

Таким образом, в предлагаемом устройстве обеспечивается быстродействие 50 известных арифметич ских устройств, сокращается количество логических элементов в каждом двоичном разряде и расширяется перечень выполняемых операций.

Арифметическое устройство параллельного действия, каждый разряд которого содержит счетный триггер, приемный триггер, элементы И, ИЛИ, НЕ, причем единичный и нулевой выходы счетного триггера подключены к первым входам первого и второго элементов И, выходы которых соединены со входами первого элемента ИЛИ, выход которого подключен ко второму входу первого элемента И последующего разряда, ециничный и нулевой входы приемного триггера подключены к выходам третьего и четвертого элементов И, первые входы которых соединены соответственно с выходом второго элемента ИЛИ и выходом элемента

НЕ, вход которого соединен с выходом второго элемента ИЛИ, а вторые входы третьего и четвертого элементов И подключены к первой управляющей шине, входы второго элемента ИЛИ подключены к выходам пятого, шестого и седьмого элементов И, первые входы которых подключены соответственно ко второй, третьей и четвертой управляющим шинам, а вторые входы пятого и седьмого элементов

И подключены соответственно к единичным выходам приемных триггеров последующего и предыдущего разрядов„о т— л и чающее сятем, что, сцелью упрощения устройства, счетный вход счетного триггера подключен к выходу третьего элемента ИЛИ, входы которого соединены с вьгходами восьмого и девятого элементов И, первые входы которых подключены к пятой и шестой управляющим шинам, а вторые входы — соответственно к выходам второго и первого элементов ИЛИ предыдущего разряда, вторые входы второго и шестого элементов

И подключены соответственно к единичному выходу приемного триггера предыдущего разряда и нулевому выходу при емного триггера последующего разряда.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 275527, кл. Cj 06 Р. 7/50, 1969.

2. Авторское свидетельство СССР

¹ 318941, кл. Cj 06 )-" 7/50, 1969.

3. Авторское свидетельство СССР

¹ .362295, кл. С 0 3 F 7/38, 1970.

643870

Составитель 8. Березкин

Редактор Д, Мепуришвили Техред И. Асталош, Корректор А. Власенко

Эаказ 159/49 Тираж 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскаа наб., д. 4/5 филиал ППЛ Патент, г. Ужгород, ул. Проектная, 4