Устройство для деления десятичных чисел
Се4ез Севетсинх
Сециалистичесиих
Респубник
О П И С А Н- И Е
ИЗОБРЕТЕНИЯ
% ()656087
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) дополнительное к авт. свид-вув580554 (53) М. Кл. (22) Заявлено 230178 (21) 2571875/18-24
С 06 F 7/52 с присоединением заявки JA (23) Приоритет
Государственный комитет
СССР по делам изобретений и открытий (53) УДК 681. 325 (088.8 ) Опубликовано ОЬ04.79. Бюллетень ЭВ 13
Дата опубликования описания 05.04.79. (72) Автор изобретения
В.Л. Волковыский (71) Заявитель
Рязанский радиотехнический институт (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДЕСЯТИЧНЫХ
ЧИСЕЛ
Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах, предусматривающих выполнение операций десятичной арифметики.
По основному авт. св. Р 580554 известно устройство для деления десятичных чисел, содержащее регистр делимого, регистр делителя, регистр частного, блок формирования цифр частного, блок управления, сумматор, блок деления на два, блок формирования деления и схему сравнения. Два управляющих входа сумматора подключены к соответствующим выходам блока управления, третий выход которого через блок формирования цифр частного подключен к первому входу регистра частного, второй вход которого подключен к четвертому выходу блока управления и к управляющему входу регистра делимого, первый выход которого подключен к первому входу сумматора, второй вход которого подключен к первому выходу регистра делителя. Выход сумматора подключен к входу регистра делимого. Первый вход схемы сравнения подключен ко второму входу схемы сравнения и к выходу блока деления на два, вход которого под -"АТЕНТГ3 с (, " ключен ко второму выходу регистра делителя.Третий вход схемы сравнения подключен ко второму выходу регистра делимого, третий выход которого подключен к четвертому входу .схемы сравнения и первому входу блока управления, второй и третий входы которого подключены соответственно к выходам схемы сравнения. В этом устройстве среднее число сложений-вычитаний на цифру частного составляет 3,6. Недостаточное быстродействие устройства обусловлено необходимостью Частого выполнения операции восстановлейия положительного или отрицательиого остатка. Целью изобретения является повышение быстродействия. Эта цель достигается тем, что в предложениое устройство введены две схемы сравнения с константами, входы которых подключены к четвертому выходу регистра делимого. Выход первой схемы сравнения с константой подключен к четвертому входу блока управления и пятому. входу схемы сравнения, а выход второй схемы сравнения с константой — к пятому входу блока управления и шестому входу схемы сравнения. 656087 На чертеже изображена структурная схема устройства. Оно содержит регистр делимого 1, регистр делителя 2, регистр частного 3, сумматор 4, блок управления 5, блок деления на два 6, блок формирования дополнения 7, основную схему 5 сравнения 8, блок формирования цифр частного 9, схемы 10 и 11 сравнения с константами. Входы схем сравнения 10, 11 соединены с выходом 12 нулевой и пер- )0 вой тетрад регистра 1. Выходы схем сравнения 10, 11 соединены со входами 13, 14 схемы сравнения 8 и входами блока управления 5, с другими входами которого соединен выход 15 15 знакового разряда регистра 1 и выходы 16, 17 схемы сравнения 8. Выход 15 соединен также со входом 18 схемы сравнения 8. Выход 19 старшей тетрады регистра 2 соединен через блок 6 со входом 20 схемы сравнения 8 и входом блока формирования, дополнения 7, выход которого соединен с входом 21 схемы сравнения 8„ со входом 22 которого соединен выход 23 первой и второй тетрад регистра l. :Выходы регистров 1 и 2 соединены со входами сумматора 4, выход которого соединен с входом регистра 1. Выходы блока управления 5 соединены с управляющими входами регистров 1 и 3, сумматора 4 и блока формирования цифр частного 9, выход которого соединен со вторым входом регистра 3. Работу устройства рассмотрим в предположении, что делитель предварительно нормализован таким образом, чтобы его старшая цифра была не меньше пяти. Это может быть достигнуто путем десятичного сдвига влево делимого и делителя до появления не- 40 нулевой цифры в старшем разряде делителя, а при необходимости их последующего удвоения — до получения в старшем разряде делителя цифры, не меньше пяти. 45 Первый цикл деления выполняется в следующем порядке. На вход схемы сравнения 10 поступает код нулевой и первой тетрад делимого с выхода 12 регистра 1. Если этот код мень- 50 ше константы 05, на выходе схемы 10 появляется сигнал, поступающий на вход блока управления 5, который вырабатывает сигнал сдвига влево регистров 1 и 3 и через блок 9 записывает 0 н младший разряд регистра 3. Если код на выходе 12 больше или равен 05, блок 5 вырабатывает сигнал. По этому сигналу, в сумматоре 4 происходит вычитание делимого из делителя, которое продолжается 60 до получения отрицательной разности (появления единичного сигнала на выходе 15 знакового разряда регистра 1) или до получения на выходе 12 регистра 1 кода, меньшего, чем 05, и появле-65 ния сигнала на выходе схемы сравнения 10. Число вычитаний подсчитывается в блоке формирования цифр частного 9. Последующие циклы выполняются следующим образом. После вычисления очередной цифры частного и формирования в регистре 1 кода остатка .код нулевой и первой тетрад остатка с выхода 12 поступает на входы схем сравнения 10 и ll, код первой и нторой тетрад остатка с выхода 23 поступает на вход 22 схемы сравнения 8, код первой и второй тетрад регистра делителя 2 с выхода 19 поступает на вход блока 6, а с него— на вход 20 и через блок формирования дополнения 7 на вход ?1 схемы сравнения 8. На упранляющие входы 18, 14, 13 схемы сравнения 8 поступают сигналы с выхода 15 регистра 1 и с выходов схем сравнения 10 и 11 соответственно. При этом сигнал на выходе схемы сравнения 11 появляется, если код íà ее входе больше или равен 05. Если ни один из выходов 16, 17 схемы сравнения не возбуждается, блок управления 5 вырабатывает сигнал сдвига регистров 1 и 3 на один десятичный разряд влево с одновременным занесением цифры частного с блока 9 в младший разряд регистра 3. Если сигнал на входе 18 схемы сравнения 8 равен нулю, сигнал на входе 14 равен единице и код на входе 22 больше кода на нходе 20, возбуждается выход 16 схемы сравнения 8, сигнал с которого поступает на вход. блока управления 5. По сигналу с блока 5 происходит вычитание делителя из остатка (замена положительного остатка отрицательным). Если сигнал на входе 18 схемы сравнения 8 равен единице, сигнал на входе 13 равен единице и код на входе 22 не больше кода на входе 21, возбуждается выход 17 схемы сравнения 8, сигнал с которого поступает на вход блока 5, по сигналу с выхода которого происходит сложение делителя с остатком (замена отрицательного остатка положительным). После формирования остатка требуемого знака выполняются сдвиг регистров 1 и 2, занесение цифры частного и переход к следующему циклу деления. Следующий цикл деления при положительном остатке (нулевой сигнал на выходе 15 регистра 1) выполняется так же, как и первый цикл. При отрицательном остатке выполняется последовательность прибавлений делителя к остатку до появления нуля на выходе 15 или до появления единичного сигнала на выходе схемы сравнения 11. Затем осуществляется переход к следующему циклу. Были проведены расчеты, которые показали, что среднее число сложений656087 Формула. изобретения Составитель B Березкин Техред Л.алферова Корректор С.Шекмар Редактор Л. Утехин Заказ 1913/1 Тираж 779 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 вычитаний на цифру частного в данном устройстве составляет 2,5, что на 40% меньше,,чем в известном устройстве. Общее быстродействие с учетом сдвигов и предварительной нормализации повышается приблизительно на ЗОВ. 5 Устройство для.деления десятичных чисел по,авт.св. 9 580554, о т л и- l0 ч а ю щ е е с я тем, что, с целью повьиаения быстродействия, в устройство введены две схемы сравнения с константами, входы которых подключены к четвертому выходу регистра делимого, выход первой схемы сравнения с константой подключен к четвертому входу блока управления и пятому входу схемы сравнения, а выход второй схем сравнения с:константой к пятому входу блока управления и шестому входу схемы сравнения.
