Делитель частоты с переменным коэффициентом деления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетскик

Социалистических

Республик (61) Дополнительное к авт. свил-ву(22) Заявлено 301276 (21) 2438889 18-21 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано1 0479, Бюллетень ¹ 14

Дата опубликования описания 1504.79 (51) М. Кл.

Н 03 К 23/24

Государственный комитет

СССР по делам изобретений н открытнй (53) УДК 621.374 .44 (088,8) (72) Авторы изобретения

H.H.Ãîðèí и л.В.шанин

P3) Заявитель (54) ДЕЛИТЕЛЬ ЧЛСТОТИ С ПЕРЕИЕННьк4 КОЗФФИЦИЕНТОМ

ДЕЛЕНИЯ

Изобретение относится к цифровым перестраиваемым делителям частоты следования импульсов и может быть использовано в цифровых синтезаторах частоты и устройствах синхрониза- 6 ции.

Известен делитель частоты, построенный на основе двухтактных двоичных счетчиков, в котором изменение коэффициента деления осуществляется путем ввода поправки, т.е; начального состояния, соответствующего заданному коэффициенту деления.

Зто известное устройство содержит двухтактный двоичный счетчик с информационным и буферным регистрами и схемой переноса на входе информационного регистра, блок синхронизации и вентили ввода коэффициента деления f1) . Ю

Наиболее близким техническим решением к данному изобретению .является устройство, содержащее tl"ðàçрядный двоичный счетчик, включающий в себя буферный регистр, подключенный 25 к выходу генератора импульсов, и информационный регистр, подключенный. к выходу элемента задержки, вход которого соединен с генератором импульсов, вентиля переноса на входе ЗО информационного регистра и элемент

ИЛИ, соединяющий выход первого триггера буферного регистра с вентилем переноса, вентили ввода, соединенные первыми входами с разрядными шинами целой части коэффициента деления, элемент НЕ, подключенный входом к выходу первого вентиля ввода, а выходом к единичному входу первого триггера информационного регистра, и многовходовый элемент И, И входы которого соединены с выходами буферного регистра (21.

Известные делители частоты, отличаясь высоким быстродействием и надежностью работы, позволяют изменять коэффициент деления с минимальным шагом, равным единице, что не дает возможности реализовать дробные коэффициенты деления, кратные 0 5.

С целью обеспечения возможности деления на дробный коэффициент, кратный 0,5 в делитель частоты с переменным коэффициентом деления, содержащий И-разрядный двоичный счетчик, генератор импульсов, элемент задержки, вентили ввода, подключенные к шинам ввода целой части коэффициента делени, элемент НЕ и элемент И, введены дополнительные эле657619 менты И, дополнительные элементы И.IH, дополнительные элементы HE и одноразрядный двоичный счетчик, вход синхронизации буферного регистра которого подключен непосредственно, вход синхронизации информационного регистра через элемент задержки — 5 к выходу генератора импульсов, нулевой выход триггера буферного регистра к (й +1)-му ходу элемента И, а единичный выход — к первому входу первого дополнитель oro элемента И, 10

t1-ые входы которогс соединены с единичными выходами триггеров буферных регистров и -разрядного и одноразрядного двоичных счетчиков,а выходы элементов 4 подключены к первым входам второго и третьего дополнительных элементов И и к входам первого дополнительного элемента ИЛИ, выход которого соединен с управляющими входами триггера информационного 20 регистра одноразрядного двоичного счетчика, с вторыми входами вентилей ввода и через первый дополнительный элемент НŠ— c первыми входами (2-И+11-ых дополнительных элементов

ИЛИ, вторые входы которых соединены с выходами вентилей ввода, а выходы с нулевыми входами триггеров информационного регистра )з-разрядного двоичного счетчика, при этом вторые входы второго и третьего дополнительных элементов И подключены к выходу элемента задержки, 5-ые входы четвертого дополнительного элемента

И подключены через (2-17+1)-ые дополнительные элементы 11Е к шинам ввода целой части коэффициента деления, (!1+1)-ый вход — к шине ввода дробной части коэффициента деления и к единичному нходу триггера информационного регистра одноразрядного дво- 40 ичного счетчика,а выход- через (n+2)-й дополнительный элемент НЕ к нулевому входу триггера информационного регистра одноразрядного двоичного счетчика и непосредственно- к третье- 45 му входу третьего дополнительного элемента И, выходы второго и третьего дополнительного элемента И, выходы второго и третьего дополнительных элементов И соединены с двумя входами (И+2) -го дополнительного элемента

ИЛИ, третий вход которого подключен к выходу пятого дополнительного элемента И, ((1+1)-е входы которого соединены с единичными выходами триггеров информационных регистров двоичных счетчиков, а (1 +2) -й входс выходом генератора импульсов.

На чертеже представлена структурная электрическая схема предлагаемого делителя частоты с переменным коэффици ен т ом .дел ени я .

Делитель частоты с переменным коэффициентом деления содержит генера-, тор 1 импульсов, элемент задержки ?, 0 -разрядный и одноразрядный двоичные счетчики З,и 4, элементы И 5-10, элементы ИЛИ 1.1-.13, элементы HE 1417, нейтили 18 ввода, шину 19 ввода целой части коэффициента деления и шину 20 ввода дробной части коэффициента деления.

Устройство работает следующим образом.

Каждый импульс частоты с ныэт хода генератора 1 переписывает код информационного регистра счетчика

3 и информационного триггера счетчика 4 в буферный регистр и буферный триггер соответственно и, пройдя через элемент задержки 2, осуществляющий задержку импульсов на половину периода входной частоты, увеличивает код информационного регистра счетчика 3 на единицу, в зависимости от режима работы изменяет или подтверждает состояние триггера информационного регистра счетчика 4.

На шины 19 поступает tl --разрядный прямой код целой части коэффициента деления, а на шину 20-одноразрядный прямой код дробной части коэффициента деления (вес.разряда 2 ).

При делении частоты j на дробный коэффициент деления содержимое раз- . ряда дроби равно 1, ко=орое Разрешает установку информационного триггера счетчика 4 н единичное состояние. Если И„ 0 (т.е.К9. ф 0,5), то на выходе элемента И 8 формируется нулевой потенциал, запрещающий прохождение импульсов с выхода элемента задержки 2 через элемент И 9, а через элемент КЕ 15 разрешающий установку информационного триггера счетчика 4 в нулевое состояние.

Таким образом, установочные входы информационного триггера счетчика 4 деблокированы.

Допустим, что одноразрядный счетчик 4 находится в нулевом состоянии, при этом элементы И 6,7 блокированы нулевым потенциалом с единичных выходов буферного и информационного триггеров счетчика 4, а элемент И 5 деблокиронан единичным потенциалом с нулевого выхода буферного триггера счетчика 4.

По достижении буферным регистром счетчика 3 состояния (2п- 2), когда первый его разряд содержит 0, а все старшие 1, на выходе элемента И 5 формируется строб разрешения, поступающий на вход элемента

И 10, разрешая формирование выходного сигнала, Этот же строб, пройдя через элемент ИЛИ 11 подается на управляющие входы информационного триггера счетчика 4 и на выход вентилей 18 ввода, а через элемент

НЕ 14 на входы элемента ИЛИ 12, разрешая тем самым прохождение целой части кода коэффициента деления на установочные входы информационногб регистра счетчика 3. Кроме того, строб разрешения подается на эле657619 мент ИЛИ двоич ого счетчика 3, дебнокируя через ве иль переноса управляющие входы триггеров информационного регистра счетчика 3.

Импульс с выхода элемента задержки 2 через элементы И 10 и ИЛИ 13 проходит на выход устройства, а 5 также производит ввод МЛ в информационный регистр счетчика 3, при этом в момент ввода осуществляется преобразование прямого кода целой части коэффициента деления в обратный код р доправки, т.е. в первый разряд информационного регистра счетчика 3 при помощи элемента НЕ 16 записывается 1, если значение первого разряда целой части коэффициента 15 деления равно О, и остается равным О, если первый разряд равен 1 . Нули в старших разрядах записываются при условии, что соответствующие старшие разряды целой части коэффициента деления содержат единицы и наоборот. Этот же импульс, поступая на вход информационного триггера счетчика 4, переключает его в единичное состояние, тем самым деблокируется элемент И 7 единичным потенциалом с единичного выхода информационного триггера.

Следующий импульс частоты Т с выхода генератора 1 переписывает состояние информационного регистра счет- 30 чика 3 и информационного триггера счетчика 4 в буферный регистр и буферный триггер соответственно, при этом элемент И 5 блокируеТся нулевым потенциалом с нулевого выхода буферного триггера, а элемент И 6 деблокируется единичным потенциалом с единичного выхода буферного триггера счетчика 4.

После того, как содержимое информапионного регистра счетчика 3 достигнет величины (2"-1), импульс с выхода генератора 1, пройдя через элементы И 7 и ИЛИ 13 формирует следующий выходной импульс и переписывает код (2П- 1) в буферный регистр счетчика 3. Этот же импульс с выхода элемента задержки 2 осуществляет ввод N так как на выходе элемента

И 6 и соответственно на выходе элемента ИЛИ 11 появляется строб разрешения и переключает информационный триггер счетчика 4 в состояние О, после чего цикл работы делителя повторится.

Если содержимое разряда дроби рав- 55 но О (деление на целочисленный коэффициент), то блокируется установка в 1 информационного триггера счетчика 4, на выходе элемента И 8 формируется нулевой потенциал, запрещающий прохождение импульсов с выхода элемента задержки 2 через элемент И 9 и через элемент HE 14 разрешающий переключение (подтверждение) информационйого триггера счетчика 4 в нулевое состояние.

Пои улевом cnñònÿнии счетчика 4 блокированы элементы И 6,7 и деблокирэв н элемент И 5, следовательно, на выходе устройства проходят импульсы Т .выхоДа элемента задержки 2 по достижении буферным регистром счетчика 3 состояния (2"- 2), этот же импульс осушествляет ввод

И в информационный регистр.

При делении на коэффициент, равный О, 5-N =-О, N-="1, на выходе элемента И 18 формируется единичный сигнал, который деблокирует элемент

И 9 и при помощи элемента НЕ 15 блокирует установку информационного триггера счетчика 4 в нулевое состояние, а единичный потенциал п шине 20 разрешает установку (подтверждение) информационного триггера счетчика 4 в единичное состояние.

При единичном состоянии счетчика 4 блокирован элемент И 5 и деблокированы элементы И 6,7, а так как N = 0, т.е. код поправки равен (2п-1), то на выход устройства проходят все импульсы как с выхода генератора 1 через элементы И 9 и ИЛИ 13, так и с выхода элемента задержки 2 через элементы И 9 и ИЛИ

13, который также подтверждает состояние (2"-1) информационного регистра путем ввода Я, Формула изобретения

Делитель частоты с переменным коэффициентом деления, содержаший ц„ разрядный двоичный счетчик, состоящий из информационного регистра, подключенного через элемент задержки к выходу генератора импульсоя, буферного регистра, подключенного непосредственно к выходу генератора импульсов, элемента ИЛИ, первый вход которого подключен к единичному выходу первого триггера буферного регистра, а выход — к установочным входам второго триггера информационного регистра и к первому входу вентиля переноса, второй вход которого соединен с единичным выходом. второго триггера буферного регистра, а выход — с установочными входами и-го триггера информационного регистра, вентили ввода, первые входы которых подключены к шинам ввода целой части коэффициента деления, элемент НЕ, вход которого соединен с выходом первого вентиля ввода, а выход — c единичным входом первого триггера информационного регистра,, и элемент И, и входы которого соединены с выходами буферного регистра, отличающийся тем, что, с целью повышения возможности деления на дробный коэффициент кратный 0,5,в него введены дополнительные элементы И, дополнительные эле657619 менты ИЛИ, дополнительные элементы

НЕ и одноразрядный двоичный счетчик, вход синхронизации буферного регистра которого подключен неп -средственно, вход синхронизации информационного регистра через элемент задержки — к выходу генератора- импульсов, нулевой выход триггера буферного регистра - к (И+1) -му входу элемента И, а единичный выход — к первому входу первого дополнительного элемента И, П-ые входы которого соединены с единичными выходами триггеров буферных регистров t7 --разрядного и одноразрядного двоичных счетчиков, а выходы элементов И подключены к первым входам второго и третьего дополнительных элементов И к входам первого дополнительного элемента ИЛИ, выход которого соединен с управляющими входами триггера информационного регистра одноразрядного двоичного счетчика,.со вторыми входами вентилей ввода и через первый дополнительный элемент НŠ— с первыми входами (2-(1+1)-ых дополнительных элементов

ИЛИ, вторые входы которых соединены с выходами вентилей ввода, а выходыс нулевыми входами триггеров информационного регистра )ъ -разрядного двоичного счетчика, при этом вторые входы второго и третьего дополнительных элементов И подключены к выходу элемента задержки, И -ые входы четвертого дополнительного элемента И подключены через (2 — п +1) -ые дополнительные элементы нЕ к шинам ввода целой части коэффициента деления, (П+1)-ый вход — к шине ввода дробной

5 части коэффициента деления и к единичному входу триггера информационно -о регистра одноразрядного двоичного счетчика, а выход — через (й+2) -ой дополнительный элемент нЕ к нулевому входу триггера информационного регистра одноразрядного двоичного счетчика и непосредственно— к третьему входу третьего дополнительного элемента И, выходы второго и третьего дополнительных элементов

И соединены с двумя входами (П+2)-ro дополнительного элемента ИЛИ, третий вход которого подключен к выходу пятого дополнительного элемента И, (И+1)-е входы которого соединены с единичными выходами триггеров информационных регистров двоичных счетчиков, а (6+1)-й вход — с выходом генератора импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 458953, кл. Н 03 К 23/24, 1973 °

2. Авторское свидетельство СССР

30 Р 520689, кл. Н 03 К 23/24,197 .

ЦНИИПИ Заказ 1823/58

Тираж 1059 Подписное

Филиал ППИ Натащит, r.Óæãîðoä,óë.Проектная,4