Делитель частоты с переменным коэффициентом деления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Своз Советскнк

Соцнапнстнческнк

Респубпнк (61) Дополнительное к авт. свид-sy— (22) Заявлено 15л 275 (21) 2302450/18-21 (51) М. Кл. с присоединением заявки № 2304774/18 21 (23) Приоритет—

Опубликовано300479. Бюллетень №16

Дата опубликования описания 3004.79

Н 03 К 23/00

ГосудаРственный комитет

СССР но делам изобретений н открытий (53) УДК 621. 374 ..4 (088.8) (72) Автор изобретения д. р. Нисневич (71) Заявитель (54 ) ДЕЛИТЕЛЬ ЧЛСТОТЬ! С !!ЕРЕМЕ!!НЬР! КОЗффИЦ!!ЕНТО!! деления

Изоьретение относится к радио.технике, системам оьработки и передачи данных, автоматике и приборостроению.

Известны делители частоты с переменным коэФФициентом деления, содержащие счетчик импульсов и решаюшее устройство. В динамическом режиме счетчик импульсов под воздействием сигнала с решающего устройства возвращается в исходное состояние после отсчета заданного количества импульсов (1!.

Быстродействие указанных делителей ограничивается тем, что принудительная установка схемы в исходное состояние осуществляется под воздействием импульса с решающего устройства, которыи расположен на временной оси между .финишным импульсом текущего цикла деления и стартовым импульсом последующего цикла.

Известен делитель частоты с переменным коэффициентом деления, содержащии счетчик импульсов, разрядные выходы которого подключены к разрядным входам решающего устроиства, а входы решающего устройства соединены с входами триггера режима, Выходы триггера режима связаны с управляюшими клеммами входного коммутатора, осуществляющего связь источника входного сигнала со счетным или установочным входами счетчика импульсов (2).

Однако быстродействие такой схемы ограничивается необходимостью принудительнои установки счетчика импульсов в исходное состояние в конце каждого цикла деления. Кроме того, такая схема не позволяет осуществить деление частоты входного сигнала на дробные кратные 0,5 числа наряду с целочисленными.

Цель изобретения — повышение быстродействия, а также обеспечение возможности деления частоты входного сигнала на дробные кратные 0,5 числа наряду с целочисленными. (1оставленная цель достигается тем, что в делителе частоты с переменным коэффициентом деления, содержащем триггер режима и счетчик импульсов, разрядные выходы которого подключены к разрядным входам решающего устройства, входы синхронизации тригrepa режима, решающего устройства и счетный вход счетчика импульсон объединены, первыи выход решаюшего устроиства соединен с едини псым вхо— дом триггера режима и с первым за660262

60 прощающим входом счетчика импульсов, второи выход — с нулевым входом т риггера режима и с вторым запрещающим входом счетчика импульсов, а третий выход — с установочным входом триггера режима, выходы которого подключены к входам счетчика импульсов. Кроме того, в делитель введены триггеры последовательности и дробности и логическии элемент. При этом один из дополнительных выходов решающего устроиства соединен с первым входом триггера последовательности, второи дополнительный выход — с первым входом триггера дробности, вторые входы которых подключены к первому выходу решающего устройства. Третий вход 15 триггера последовательности соединен с одним из выходов триггера дробности, второй выход которого подключен к допслнительному входу триггера режима. Третии вход триггера дробнос- 20 ти подключен к одному из выходов триггера режима, четвертый вход — к четвертому входу триггера последовательности, объединенным входам синхронизации триггера режима, решаю- 5 щего устроиства, счетному входу счетчика импульсов и к выходу логического элемента, два входа которого соединены с соответствующими выходами триггера последовательности, третии вход подключен к входному зажиму непосредственно, а четвертыи — через инвертирующии каскад.

На фиг. 1 приведена структурная электрическая схема делителя частоты с целочисленными переменными коэффициентами деления ; на фиг. 2 — структурная электрическая схема делителя частоты с переменным коэффициентом деления на дробные кратные 0,5 числа наряду с целочисленными.

40 делитель частоты с переменным коэффициентом деления (фиг. 1) содержит счетчик 1 импульсов, решающее устроиство 2, триггер 3 режима.

Счетныи вход счетчика 1 импульсов и 45 входы синхронизации решающего устроиства 2 и триггера 3 режима объединены и подключены к источнику входных сигналов 0 >X . Первыи выход решающего устроиства 2 соединен с единичным входом триггера 3 режима и первым запрещающим входом счетчика

1 импульсов. Второй выход решающего устройства связан с нулевым входом триггера режима и с вторым входом запрета счетчика импульсов, а третии выход решающего устройства — с установочным входом триггера режима, выходы которого подключены к входам счетчика импульсов. Выходы счетчика импульсов соединены с соответствующими первыми разрядными входами решающего устройства, вторые разрядные входы которого связан я с соответствуюшиьи выходами 4 управляющего устройства (на чертеже не показано).

Вход 5 четности решающего устроиства связан r выходом четности управляющего устроиства.

Работает делитель частоты с переменным коэффициентом деления следующим образом.

Цикл работы состоит из нескольких этапов. Движение вперед . Триггер 3 режима находится в состоянии 0, счетчик 1 импульсов осуществляет сложение входных сигналов, поступающих на его вход. Решающее устройство

2 сравнивает коды, поступающие co— счетчика импульсов и управляющего устроиства. Если необходимо выполнить деление входной частоты 1 „ сигнала 1в„ на и, на установочные вхбды решающего устройства подается код-уставка k = n-2/2 для четного П и К= п-1j2 — для нечетного. ла вход четности решающего устроиства 2 поступает 1 (или 0 ) при нечетном коэффициенте деления и 0 (или 1 ) при четном. Этот этап соответствует движению счетчика импульсов от условного нулевого состояния до К вЂ” го.

Переключение режима — изменение направления движения счетчика импульсов. При этом (К + 1) — м входным импульсом триггер режима переключается в 1 и запрещается переключение счетчика импульсов под воздействием (К + 1) -го входного импульса.

Движение назад . Триггер режима находится в состоянии 1, счетчик импульсов осуществляет вычитание входных сигналов из записанного в нем числа К . Этап соответствует движению счетчика от К -го до нулевого состояния.

Переключение режима осушествляется по одному из двух алгоритмов.

При делении входнои частоты f „ на четное число последнии импульс данного цикла деления своим задним фронтом переключает триггер режима в 0 — начинается новый цикл деления. Запрещается переключение счетчика импульсов последним импульсом.

Если П вЂ” число нечетное, переключение триггера режима происходит по асинхронному входу под воздействием сигнала с третьего выхода решающего устроиства. Условия выработки этого сигнала: нулевое состояние счетчика импульсов, сигнал нечетности на входе 5 решающего устройства и наличие импульса 0 на входе синхронизации последнего. Таким образом, при нечетном коэффициенте деления переключение триггера режима в положение 0 происходит по переднему фронтy стартового импульса.

660262

55 числа, так и на дробные кратные

60 0,5 при регулярном характере выходного колебания.

Отличие делителя частоты с переменным коз дициентом деления, схема которого представлена на иг. 2, от устройства на фиг. 1 заключается в том, что в него дополнительно введены триггеры последовательности 6 и дробности 7, логический элемент

8 и инвертирующии каскад 9. Счетный вход счетчика 1 импульсов и входы синхронизации решающего устроиства

2, триггеров режима З,последовательности 6 и дробности / объединены и подключены к выходу логического элемента 8. Два входа логического элемента 8 соединены с соответствующими выходами триггера последовательности, третин вход подключен к входному зажиму непосредственно, а четвертыи — через инвертирующии каскад

9. Один из дополнительных выходов решающего устройства 2 соединен с первым входом триггера б последовательности, второй дополнительный выход с первым входом триггера 7 дробности, вторые входы которых подключены к первому выходу решающего устройства 2. Третий вход триггера последовательности подсоединен к одному из выходов триггера дробности, другой выход которого подключен к дополнительному входу триггера режима. Третий вход триггера дробности подсоединен к одному из выходов триггера режима, а четвертый вход — к четвертому входу триггера последовательности, объединенным входам синхронизации триггера режима, рещающего устроиства, счетному входу счетчика импульсов и к выходу логического элемента 8. K дополнительному входу 10 (входу дробности) решающего устройства 2 подключен выход признака дробности управляющего устройства.

Делитель частоты с переменным коэффициентом деления работает следующим образом.

Для целочисленных п сигналов со второго дополнительного выхода решающего устройства триггеры последовательности б и дробности 7 блокируются в состоянии, при котором они не оказывают влияния на работу устройства в целом. Цикл работы делителя состоит из тех же четырех тактов, которые описаны при рассмотрении схемы фиг. 1.

При делении частоты на дробное число с четной целой частью на входы четности 5 и дробности 10 решающего устройства 2 подаются соответствующие сигналы. Асинхронные входы триггеров последовательности б и дробности 7 не возбуждаются. Управление триггерами осуществляется rrо синхронным входам. При этом триггер

6 последовательности переключается в противоположное состояние при установке счетчика 1 импульсов в условное нулевое состояние и состояние О триггера 7 дробности. Триггер дробности устанавливается в 1 при нулевом состоянии счетчика импульсов и в О при нулевом состоянии триггера режима. Триггер режима устанавливается в 1 при одних и тех же условиях для произвольных И под действием (К + 1) -го входного импульса. Запрещается переключение счетчика импульсов под воздействием (К + 1)-ro входного импульса. Переключение триггера режима в О происходит при единичном состоянии триггера дробности и нулевом состоянии счетчика импульсов. В зависимости от состояния триггера б последовательности на вход синхронизации поступает либо последовательность, находящаяся в фазе с Ц Вк, либо последовательность П К, Находящаяся в противофазе к U . Триггер последовательности переключается один раз за цикл деления. Благодаря этому после каждого цикла деления происходит смена последовательности U на Uвх (или наоборот), т. е. сдвиг на половину периода U > момента переключения s 0 триггера режима. Такои порядок переключения,,и необходим для деления частоты f сигнала П вх на дробное число, кратное 0,5 с четнои целои частью.

При делении входной частоты на дробные числа с нечетной целои частью возбуждается выход асинхронной установки триггера дробности, блокируя его, триггеры режима и последовательности работают в синхронном режиме.

При этом триггер последовательности переключается в противоположное положение, а триггер режима устанавливается в " 0 при установке в О счетчика импульсов, Триггер режима переключается в 1 после установки в И -е состояние счетчика импульсов. Как и в предыдущем случае в схеме, после каждого цикла деления происходит смена последовательности g „ на (Г >< (и наоборот) .

Быстродействие описанных устройств повышается благодаря отсутствию в них принудительной установки в исходное состояние счетчика импульсов в конце каждого цикла деления. Кроме того, делитель частоты, изображенныи на фиг. 2, обладает повышенными функциональными характеристиками, которые заключаются в реализации в одном устройстве возможности деления частоты как на целые

Формула изобретения

1. Делитель частоты с переменным коэффициентом деления, содержащий

660262 триггер режима и счетчик импульсов, разрядные выходы которого подключены к разрядным входам решающего устройства, о т л и ч а ю щ и и с я тем, что, с целью повышения быстродействия, входы синхронизации триггера режима, решающего устройства и счетный вход счетчика импульсов объединены, первыи выход решающего устройства соединен с единичным входом триггера режима и с первым запрещающим входом счетчика импульсов, второй выход — с нулевым входом триггера режима и с вторым запрещающим входом счетчика. импульсов, а третин выход — с установочным входом триггера режима, .выходы которого подключены к входам счетчика импульсов.

2. Делитель частоты по п. 1, отличающийся тем, что, с целью обеспечения воэможности деления частоты входного сигнала на дробные кратные 0,5 числа наряду с целыми, в него введены триггеры последовательности и дробности и логическии элемент, при этом один иэ дополнительных выходов решающего устройства соединен с первым входом триггера последовательности, второй дополнительный выход — с первым входом триггера дробности, вторые вхо-. ды которых подключены к первому выходу решающего устройства, третий вход триггера последовательности соединен с одним из выходов триггера дробности, другой выход которого под5 ключен к дополнительному входу триггера режима, третин вход триггера дробности подключен к одному из выходов триггера режима, а четвертый вход — к четвертому входу триг)p гера последовательности, объединенным входам синхронизации триггера режима, решающего устройства, счетному входу счетчика импульсов и к выходу логического элемента, два входа которого соединены с соответствующими выходами триггера последовательности, третий вход подключен к входному зажиму непосредственно, а четвертый — через инвертирующий касgp кад.

Источники информации, принятые во внимание при экспертизе

1. Нисневич Д. Г. и др. Анализ структурных схем делителей частоты с переменным коэффициентом деления. Вопросы радиоэлектроники, серия

ТРК, вып. 1, 1972, с. 80-87.

2. Авторское свидетельство СССР

Р 434601, кл. Н 03 К 23/02, 1972. бб0262

Pve. Я

Составитель T. Афанасьева

Редактор И. Грузова Техред С.Мигай Ко ректорГ. Назарова

Подписное

Заказ 2134/8 "ираж 1059

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113О35, 11осква, Х-35, Раушская наб., д. 4 5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4

5 о