Запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 140676 (21) 2371957/18-24 с присоединением заявки ¹вЂ” (23) Приоритет— (51)М. Кл.

G 11 С 11/00

Государственный комитет

СССР но делам изобретений и открытий

Опубликовано 0 50 57 9. Бюллетень ¹ 17

Дата опубликования описания 0505.79 (53) УДК 681, 327. . б (088. 8) (72) Автор изобретен и я

И. М. Соколов (71),Заявитель (54) ЗАПОМИНИОЦЕЕ УСТРОЙСТВО

Поставленная цель достигается тем, что предложенное ЗУ содержит последовательно соединенные коммутатор адреса микрокоманд1 счетчик адреса микрокоманд и дешифратор адреса микрокоманд, выходы которого подключены к другим адресным входам накопителя. Входы коммутатора адреса микрокоманд соединены соответственно с одними из выходов регистра микрокоманд и входом ЗУ. Управляющие входы коммутатора адреса микрокоманд и счетчика адреса микрокоманд подключены к выходам блока управления.

На чертеже изображена структурная схема предложенного ЗУ.

ЗУ содержит накопитель 1, разделенный на К полей фазы операций 1

1 К (где К вЂ” число фаэ, необходимых для выполнения операции типа выборка команды, выборка операнда, выполнение операций, формирование команды ).

В состав каждого поля фазы операций входит поле управляющих сигналов

2, поле переадресации 3 и поле зацержки 4.

ЗУ содержит также регистр микрокоманд 5, блок управления б, де аифратор адреса операций 7, регистр

Изобретение может быть использовано, например, в, микропрограммных устройствах управления.

Известны запоминающие устройства (ЗУ) P), Я.

Одно иэ известных Зу содержит ряд постоянных микропрограмм, адресация к которым может производиться по множеству адресов (1). Недостатком этого устройства являются большие аппаратурные затраты.

Наиболее близким техническим решением к изобретению является Зу, содержащее последовательно соединенные коммутатор адреса операций, ре гистр адреса операций и дешифратор адреса операций, выходы которого подключены к одним адресным входам накопителя. информационные выходы которого соединены с регистром микрокоманд, и блок управления (2).

Большой объем накдпителя такого

ЗУ определяется произведением разрядности поля управляющих сигналов на среднее число микрокоманд для каждой из операций и число операций.

Целью изобретения является упрощение устройства за счет сокращения количества оборудования ° иц 6616О7

661607 адреса операций 8, коммутатор адреса опер;гций 9, последовательно соединенный коммутатор адреса микрокоманд 10, счетчик адреса микрокоманд

11 и дешифратор адреса микрокоманд 12.

-:Выходы дешифратора 12 подключены к одним иэ входов накопителя 1, входы коммутатора 10 соединены соответственно с одними иэ выходов регистра

5 и входом 13 ЗУ. Управляющие входы коммутатора 10 и счетчика 11 подключены к выходам блока управления б, 10

ЗУ работает следующим образом.

При подаче кода операции на вход

14 коммутатора адреса операции

9 и при наличии на его управляющих входах разрешающего сигнала в регистре адреса операций 8 формируется адрес, который затем дешифруется в дешифраторе адреса операций 7 и используется для выборки сразу 20 всех микрокоманд, необходимых для выполнения заданной операции, управляющие сигналы которых сгруппированы по фазам выполняемой операции.

Но возбуждается только поле фазы 25 операции 1 (соответствующие пер вои микрокоманде со всеми необходимыми сигналами для выполнения фазы операции, например определение типа команды ) с полем переадресации 3, полем управляющих сигналов

2 и полем задержки 4, которое подключено к возбужденному выходу дешифратора адреса микрокоманд 12. При этом информация из поля управляющих сигналов 2 переписывается в регистр микрокоманд 5 и используется для управления работой внешних устройств (на чертеже не показаны), например арифметического устройства (АЦ) ЦВМ.

Информация иэ поля переадресации 3, 40 пройдя соответствующее поле. регистра микрокоманд 5, поступает на вход коммутатора адреса микрокоманд 10 и используется для изменения порядка следования микрокоманд при нали- 45 чии соответствующего сигнала условия, поступающего, например, из АУ

ЦВМ на вход коммутатора 10. Информа ция из поля задержки 4, пройдя сост ветствующее поле регистра Микро- 50 команд 5, поступает на -входы блока управления б, обеспечивая тем.самым заданное время существования микроком@нды. После этого на егб выходе

Формируется импульс, поступающий на вход счетчика адреса микрокоманд 11 через коммутатор адреса микрокоманд

10 при отсутствии условия, поступающего нз АУ. Затем счетчик адреса микрокоманд 11 устанавливается:: следующее по порядку состояние, обеспечивая тем самым возбуждение следующего по порядку выхода дешифратора адреса микрокоманды 12. При этом возбуждается следующее поле фазы операции 1 (соответствующее второй микрокоманде со всеми необходимыми сигналами для выполнения следующей фазы операции, например вызов опе-. ранда )..

После поступления следующих им-, пульсов на вход счетчика адреса микрокоманд 11 в накопителе 1 последовательно возбуждаются поле фазы операций 1 5, соответствующее фазе операций, например выполнение операции (умножение ), поле фазы операции 1,, .соответствующее фазе операций, например размещение результатов, поле фазы операции (, соответствующее фазе операции, например вызов команды .Затем цикл работы повторяется.

Введение в ЗУ дешифратора адреса микрокоманд, коммутатора адреса микрокоманд и счетчика адреса микрокоманд позволило сократить количество оборудования устройства и упростить его.

Формула изобретения

Запоминающее устройство, содержащее последовательно соединенные коммутатор адреса операций, регистр адреса операций и дешифратор адреса операций, выходы которого подключены к одним адресным входам накопителя, информационные выходы которого соединены с регистром микрокоманд, и блок управления, о т л и ч а ю— щ е е с я тем, что, с целью упрощения устройства, оно содержит последовательно соединенные коммутатор адреса микрокоманд, счетчик адреса микрокоманд и дешифратор адреса микрокоманд, выходы которого подключены к другим адресным входам накопителя; входы коммутатора адреса микрокоманд соединены соответственно с одними из выходов регистра микрокоманд и входом устройства; управляющие входы коммутатора адреса микрокоманд и счетчика адреса микрокоманд подключены к выходам блока управления.

Источники информации, принятые во внимание при экспертизе

1. Патент ChA М 3389376, кл. 340-172.5, 1968.

2. Г. Булей. Микропрограммирование. М., Мир, 1973, с. 17.

66 1607 сс !

Составитель В. Рудаков

Ре аКТо Л. утехина Тех i3.Бабурка Ко екто М. емчик

4акаэ 2487/55 Тираж 680 Подписное

ЦЯИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035 Москва 5-35 Ра скак ааб.. 4/5

Филиал ППП Патент, r. Ужгоро 1, ул. Проектная, 4