Делитель частоты с допольнительными связями

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТЙЛЬСТВУ (ll) (Союз Советскмх

Соцмалмстммесюа

Республмк

1:/. с (о1) дополнительное к авт. свил-ву-1 (22) ЗаЯвлано 05.01.77 (21) 2438052/18-21 и (Я) М. Кл. с присоединением заявки №вЂ” (23) Приоритет—

Н 03 К 23/02

Гасударетееииыи NoMNTor

СССР па делам изебретвиий а еткрытий

Опубликовано 15.05,79. Бюллетень J4 18 цат» опубликования описания 19,05.79 (53) УЙК б21.374. .4 (088.8) 1

В. В. Синьков, Л. А. Смирягин и В. Л. Некрасов (72) Лвторы изобретения (71) Заявитель

{54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ДОПОЛНИТЕЛЬНЬ!МЙСВЯЗЯМИ

Изобретение относится к радиотехнике и может найти широкое применение в автоматике и вычислительной технике.

Известен делитель частоты с дополнительными связями, в котором для получения требуемого коэффициента деления дополнительные связи 5 между счетными разрядами осуществляются через дополнительные логические элементы (1).

Однако такой делитель имеет пониженное быстродействие.

r0

Известен также делитель частоты с дополнительными связями, первый и третий разряды которого содержат по одному основному и двум ico-" мандным R — S-триггерам, а второй разряд состоит иэ основного и командного R — S-триггеров и элемента совпадения, при этом входы первого и второго разрядов соединены с источником входного сигнала соответственно через вентильный элемент и инвертор, а выходы двух командных

R-S-триггеров первого разряда соединенъ| соот- 2© ветственно со счетным входом третьего разряда и установочным входом основного R.— $-триггера второго разряда, в котором выход командного

Й вЂ” S-триггера соединен со вторым входом вентнльного элемента (2).

Однако такое устройство также имеет пониженное быстродействие, обусловленное задержкой сигнала, вносимой вентилем, входы которого соединены с источником входного сигнала и с выходом R — S-триггера второго разряда, а выход соединен со счетным входом первого разряда, и задержкой; вносимой инвертором, включенным между источником входного сигнала и входом второго разряда. Кроме того, в этом устройстве используется большое число логических элементов, что уменьшает ецио надежность и технологичность.

Целью изобретения является повышение быстродействия делителя частоты с дополнительными связями.

Это достигается тем, что в делителе частоты с дополнительными связями, содержащем три разряда, каждый из которых состоит из одного основного, и двух командных R— - S-триггеров, при этом в каждом разряде единичный выход первого командного R-S-триггера подключен к единичным входам основного и второго командного

663 114

R — S-триггеров, единичный выход второго командного R-S-триггера — к нулевому входу основного R — 8-триггера и к единичному входу первого командного R — S-триггера, а в третьем разряде, кроме того, единичный и нулевой выходы основного R— - S- триггера соединены с нулевыми входами соответственно первого и второго командных

R-S-триггеров, единичный и нулевой выходы основного В-8-триггера первого разряда соединены с нулевыми входами соответственно первого и второго командных R — S-триггеров второго разряда, единичный и нулевой выходы основного R-Sтриггера второго разряда соединен.. с нулевыми входами соответственно второго и первого командных R-8-триггеров первого разряда, а нулевой выхбд первого командного R-— - 8-триггера тпеп его разряда соединен с нулевыми входами второго командного и основного R — S-триггеров первого разряда, при этом счетные входы командных -Я вЂ” 8-триггеров первого и второго разрядов соединены с входной шиной, а счетные входы ко. мандных триггеров третьего разряда — с единич. ным выходом основного R S-триггера второго разряда;

На чертеже приведена структурная электрическая схема предлагаемого делителя частоты с до" полнительными связями, Устройство состоит из.трех разрядов, причем попарно соединенные логические элементы 1 и

2, 3 и 4, 5 и 6 образуют основные R— - S-триггеры соответственно первого, второго и третьего разрядов, логические элементы 7 и 8, 9 и 10, 11 и

12 образуют первые командные R — S-триггеры, а логические элементы 13 и 14, 15 и 16, 17 и 18 образуют вторые командные R — S-триггеры тех же разрядов. Устройство содержит также входную шину 19.

Единичные входы командных R — S-триггеров

7 и 13, 9 и 15, 11 и 17 являются счетными входами каждого разряда. В каждом разряде единичные выходы первых командных R — S-триггеров

7, 9, 11 подключены соответственно к единичным входам основных R-8-триггеров 1, 3, 5 и к другим единичным входам вторых командных

R — S-триггеров 13, 15, 17, а единичные выходы вторых командных 8-8-триггеров 13, 15, 17 подключены соответственно к нулевым входам основных R — 8-триггеров 2, 4, 6 и к другим единичным входам первых командных R — 8-триггеров 7, 9, 11. В третьем разряде единичный и нулевой выходы основного R — S-триггера 5 и 6 соединены" с нулевыми входами соответственно первого и второго командных R — S-трктеров 12 и

18. Единичный и нулевой выходы основного

R — S-триггера первого разряда 1 и 2 соединены с нулевыми входами соответственно первого и второго командных R — S-триггеров второго разряда 10 и 16, а единичный и нулевой выходы основного R— - 8-триггера второго разряда 3 и 4 соединены с нулевыми входами соответственно второго и первого командных R— - S-триггеров первого разряда 14 и 8. Булевой выход первого icoмандного R-S-триггера третьего разряда 12 соединен с другими нулевыми входами основного и второго командного R-S-триггеров первого разряда 2 и 14, при этом счетные входы командных Я вЂ” S-тригтеров первого и второго разрядов

1О 7 и 13, 9 и 15 соединены с входной шиной 19, а счетные входы командных триггеров третьего разряда 11 и 17 — с единичным выходом основного R-8-триггера второго разряда.

Делитель частоты с дополнительными связями

И служит для получения коэффициента деления

К=7., При поступлении входного сигнала на счетные входы командных R — 8-триггеров первого и вто2@ рого разрядов 7, 13 и 9, 15, благодаря соединениям единичного и нулевого выхода основного

R — S-триггера первого разряда 1 и 2 с нулевыми входами соответственно первого 10 и второго 16 командных R — S-триггеров второго разряда, соединениям единичного и нулевого выхода основного триггера второго разряда 3 и 4 с нулевыми входами соответственно второго 14 и первого 8 командных R —.S-триггеров первого разряда, осуществляется синхронное деление на четыре. Cmxронность деления достигается за счет того, что перЮ1й и второй разряды срабатывают непосредственно от входного сигнала без дополнительной . задержки. Сигнал с единичного выхода основного

9.— — S-триггера второго разряда 3 поступает на счетЗ ные входы командных R — S-триггеров третьего разряда 11 и 17, который осуществляет дополнительное деление на два.

При появлении сигнала на нулевом выходе первого командного R — S-триггера третьего раз40 ряда 12 в первом разряде осуществляется принудительное изменение состояний второго команд.ного и основного R — S-триггеров 14 и 2. В результате этого цикл деления первых двух разрядов уменьшится на единицу, За счет получения двух циклов деления на четыре и на три, общий коэффициент деления равен "7". При этом в цепи входного сигнала и обратной связи дополнительные задержки не вносятся. В качестве выходного сигнала используется сигнал с нулевого выхода второго командного R S-триггера 18, но могут быть использованы и сигналы с выходов основного R — S-триггера третьего разряда 5 и 6.

Именно за счет повышения степени синхронности деления и устранения задержки в цепях входного сигнала и обратной связи достигнуто высокое быстродействие, Кроме того, такое построение делителя частоты уменьшило число используемых логических элементов и следоваS

663 114

Формула изобретения

Составитель T.Àôàíàñüåâà

Техред С.Мигай Корректор А; Власенко

Редактор Н. Каменская .Л

Тираж 1059 Подписное

1IHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-, 35, Раушская наб„д. 4/5

Заказ 2727/60

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4 тельно повысило надежность, технологичность и экономичность устройства, Делитель частоты с дополнительными связями, содержащий три разряда, каждый иэ которых состоиъ из одного основного и двух командных

R — S-триггеров, при этом в каждом разряде еди. 16 ничн.1й выход первого командного R — 8-триггера подключен к единичным входам основного и второго командного R — S-триггеров, единичный выход второго командного R — S-триггера — к нулевому входу основного R — 8-триггера и к единичному 1 входу первого командного R — Я-триггера, а в третьем разряде, кроме того, единичный и нулевой выходы основного R — S-триггера соединены с нулевыми входами соответственно первого и

1 второго командных R — S-три теров, отличаю- 26 щийся тем, что, с целью повышения быстродейСтвия, единичный и нулевой выходы осно1аного

R-S-триггера первого разряда соединены с нулевыми входами соответственно первого и второго командных R — S-триггеров второго разряда, единичный и нулевой выходы основного R Sтриггера второго разряда соединены с нул;выми входами соответственно второго и первого командных 8 †-триггеров первого разряда, а нулевой выход первого командного R — S-триггера третьего разряда соединен с нулевыми входами второго командного и основного R — S-триггеров первого разряда, при этом счетные входы командных

8— - S-триггеров первого и второго разрядов соединены с входной шиной, а счетные входы командных триггеров третьего разряда — с единичным выходом основного R— - S-триггера второго разряда.

Источники информации, принятые во внимание . при экспертизе

1. Патент ФРГ й"- 1282693, кл. 21 а4 36/22, 1969

2. Авторское свидетельство СССР N 324713, кл. Н 03 К 23/02, 1969.