Преобразователь двоично-десятичного кода в двоичный код

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к ает. саид-ву— (22) Заявлено Об,1277(21) 2557307/) 8-24

Союз Советскнк

Социалистических

Реслубл нк (51)М. Кл. с присоединением заявки ¹â€”

G 06 Г 5/02

Государственный комитет

СССР но делам изобретений н открытий (23) Приоритет— (53) УДК 881. 327 (088,8) Опубликовано 250579, Бюллетень ¹ 19

Дата опубликования описания 28.05,79 (72) Авторы изобретения

А.Л. Рейхенберг н P ß. Шевченко (71) заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО

КОДА В ДВОИЧНЫЙ КОД дом сумматора, а выход второго регистра сдвига соединен со входом блока управления.

На чертеже дана структурная схема устройства.

Он содержит сумматор 1, регистры сдвига 2, 3, блок памяти 4, блок управления 5.

Сумматор 1 является одноразрядным двухвходовым сумматором комбинационного типа. Выходы регистров сдви. га 2 и 3 выполнены от младших разрядов. Вход регистра сдвига 2 является входом старшего разряда. Управляющие входы регистров сдвига 2 и 3 являются выходами сдвига. Блок памяти 4 может быть выполнен в виде одностороннего запоминающего устройства с поразрядным обращением.

Блок управления 5 может содержать генератор тактовых импульсов, распределитель, счетчик, логические схемы и служит для синхронизации работы.

Устройство работает следующим образом.

Процесс преобразования двоичнодесятичных кодов в двоичные можно описать разностно-итерационным рекуррентным соотношением

Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной реализа- ции операций преобразования двоичнодесятичных чисел в двоичные.

Известен преобразователь двоичнодесятичного кода в двоичный, содержащий регистры, сумматоры и логические элементы (1).

Недостатком его является большая сложность.

Наиболее близким к предложению является преобразователь двоичнодесятичного в двоичный код, содержащий блок управления, первый, второй 15 и третий выходы которого соединены соответственно с управляющими входами двух .регистров сдвига и со входом блока памяти, выход первого регистра сдвига соединен с первым вхо- 20 дом сумматора, выход которого соединен со входом первого регистра сдвига (21.

Преобразователь кодов содержит, кроме того, переключатель эквивалентов.

Цель изобретения — упрощение устройства.

Это достигается тем, что выход блока памяти соединен со вторым вхо1 ::..

«и 664-Ы-7—

664167 где 7 8 = 0,1, Y, фр ° ° ° я

Р = 2 10 >+ 1 1ИО,1 2,3, — O i 1 @ 2 q . ° . рп, Преобразование осуществляется следующим образом.

Первоначально регистр сдвига 2 8 .устанавливается в нулевое состояние, в регистр сдвига 3 записывается код двоично-десятичного числа Y. Включается генератор тактовых импульсов в блоке управления 5. Если самый )О младший разряд регистра сдвига 3 является значащим, с выходов бЛока управления 5 выдаются тактовые сдвигающие импульсы, которые продвигают содержимое регистра сдвига 2 на первый 15 вход сумматора 1, на второй вход продвигают значение очередной коис» танты Р и сдвигают на один разряд содержимое регистра сдвига 3. Результат сложения s каждой итерации с выхода сумматора 1 записывается младшими разрядаьж вперед в освобождающиеся при сдвиге старшие разряды ре-:, гистра сдвига 2 и продвигается в сторону.младших разрядов. Затем в зависимости от того, является ли оче4 редной разряд двоично-десятичного числа Y в регистре сдвига 3 значащим или нет, производится либо сложение в сумматоре 1, либо переход к следующей итерации . причем содержимое в регистре сдвига 3 всегда сдвигается в каждой итерации на один разряд вправо DT двоичной запятой (B сторону младших разрядов) . После выполнения и-итераций (где и-число двоичных разрядов регистра сдвига 3) в регистре сдвига 2 содержится преобразованное двоичное значение. Каждая итерация выполняется эа п-тактов.

В таблице приведен конкретный числовой пример преобразования двоичнодесятичного числа Y = 0,693 = 0,110

1001 0011 в двоичную систему счисления..В колонках таблицы расположены номер итерации, очередной разряд двоично-десятичйого числа Y.,константа Р (двоичный эквивалент очередноХ

ro разряда в двоично-десятичном представлении), очередной результат Х

Все данные приведены в двоичной сйстеме счисления. Полученный результат преобразования равен Х = 0,101 100

0 О 0,110;011 001 100 110 011 О

1 1 0,011 001 100 llo Oll 001 0/011 001 100 110 Oll 001

2 1 0,001 100 110 011 001 100 0,100 110 011 001 100 101

3 О 0,000 110 011 001 100 110 0,100 110 011 001 100 101

4 1 0,000 101 000 11 1 101 011 0,101 011 100 001 010 000

5 О 0,000 010 100 011 110 101 0,101 011 100 001 O O 000 б О 0,000 001 010 001 111 100 0,101 011 100 001 010 ООО

7 l 0,000 000 101 000 111 111 100 001 010 001 ill

8 О 0,000 000 100 000 110 001 0,101 100 001 010 001 .111

9 О 0,000 000 010 000 011 000 0,101 100.001 010 001 111

10 1 0,000 000 001 000 001 100 .0,101 100 010 010 Oll 011

О,ООО ООО 000 iOO ООО 11О О,|01 lOO O10 11O 1ОО ÎÎl точное значение числа Y -- 0,693 60 .ответственно с управляющимй входами в двоичной системе счисления равно, . двух регистров сдвига и со входом

X = 0,5426 (8) . 0,101 100 010 110, - блока памяти, вйход" первого регистра т.е. погрешность преобразования йрй . .сдвига соединен с первым входом сум12-и итерациях меньше двенадцатого матора, выход которого соединен со двоичного разряда." . : - Я входом первого регистра сдвига, о т предложенное устройство является л и ч а ю шийся тем, что, с более простым по ссравненйю б.извест целью упрощения, выход блока памяти ным, так как не содержит переключа- соединен со .вторым входом сумматора, теля эквивалентов. . а выход второго регистра сдвига сое динен со входом блока управления °

Формула изобретения Источники информации, принятые во внимание при экспертизе

Преобразователь двоично-десятич- 1. Авторское свидетельство СССР ного кода в двоичный код, содержащий М 470803, кл. G 06 F 5/02, 1973. блок управления, первый, второй и 2. Авторское свидетельство СССР третий выходы которого соединены, со- 65 9 473179, кл. G 06 F 5/02, 1973.

664)67

Тираж 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Х(-35, Раушская наб., д. 4/5

Заказ 300l/46

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 Ъ

Составитель Е. Пупырев

Редактор Н. Разумова Техред Н. Андрейчук Корректор A. Гриценко

Преобразователь двоично-десятичного кода в двоичный код Преобразователь двоично-десятичного кода в двоичный код Преобразователь двоично-десятичного кода в двоичный код 

 

Похожие патенты:

Изобретение относится к построению сетей связи для передачи информации по вычислительным сетям

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики

Изобретение относится к устройствам автоматики и вычислительной техники, и может быть использовано, например, в преобразователях “перемещение-код” приводов контрольно-измерительных систем

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Изобретение относится к технологиям автоматизированной последовательности выполняемых действий

Изобретение относится к способу сообщения и согласования между клиентом с ограниченными ресурсами и сервером в услуге передачи мультимедийного потока, связанному с доставкой пакетов данных
Наверх