Преобразователь кода с постоянным весом в двоичный код

 

с - :«< ii. r п 2 TP c но т 2х! ч ч = Г" " 6жбЬОПИСАНИ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свил-ву (22) Занвлено 24.0З.77(21) 2466324!18с присоединением заявки № (23) Приоритет

Опубликовано 15.02.79)(Бюллетень №

Дата опубликования описания20.02.

06 Е 5/02

Государственный комитет

СССР оо делам нэооретеннй и открытий

ДК 681.325 (088.8) (72) Авторы изобретения

Б. М. Злотник и С. М. Сенченкова (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ КОДА С ПОСТОЯННЫМ ВЕСОМ

В ДВОИЧНЫИ КОД

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении систем передачи данных.

Известно устройство для преобразования кода постоянного веса в двоичный код (1), содержащее счетчик, дешифратор кодовых комбинаций, выходной регистр и шифратор.

Недостатки известного устройства— сложность и относительно невысокое быстродействие.

Наиболее близким техническим решением данной задачи является устройство (2), содержащее шины входного кода, дешифратор кодовых групп, блок элементов ИЛИ и шины выходного кода.

Недостатком этого устройства является ограниченность функциональных возможностей, заключающееся в возможности преобразования кодов с постоянным весом, упорядоченных только как двоичные числа. Другим недостатком известного устройства является относительно низкое быстродействие.

Целью изобретения является повышение быстродействия и расширение класса преобразуемых кодов.

Цель изобретения достигается тем, что устройство содержит анализатор кодовых комбинаций, входы которого соединены с шинами k —: и входного кода (где k — число разрядов двоичного кода, n — число разрядов входного кода), первый и второй коммутаторы, выходы которых подключены к соответствующим входам блока элементов

ИЛИ, первые входы первого и второго коммутаторов соединены с (1 —: 1<) -ой шинами

-входного кода, вторые входы первого и второго коммутаторов соединены с выходами дешифратора кодовых групп, а третий вход

1ц первого коммутатора соединен с первым выходом анализатора кодовых комбинаций, первые входы дешифратора кодовых групп соединены с (1 —; — k)-ой шинами входного кода, а вторые входы соединены со вторыми выхо15 дами анализатора кодовых комбинаций, и тем, что в нем анализатор кодовых комбинаций содержит р = (n — k + 1) элементов

И, p — входовой элемент ИЛИ, входы которого соединены с выходами элементов И и

2" " — р элементов И.

На фиг. 1, 2 приведены варианты блоксхемы предложенного устройства.

В блок-схему включены: шины 1 входного кода, анализатор кодовых комбинаций 2, элементы И 3 +3q анализатора кодовых комбинаций, элемент ИЛИ 4 анализатора кодо647682

Формула изобретения

3 вых комбинаций, дешифратор кодовых групп

5, элементы И 6, —: 6 дешифратора кодовых групп, первый коммутатор 7, элементы ИЛИ вЂ”:8» первого коммутатора, элементы И

91 †. 9» первого коммутатора, второй коммутатор 1О, элементы ИЛИ 1I †. II» второго коммутатора, элементы И 121 —. .12» второго коммутатора, блок элементов ИЛИ 13, элементы ИЛИ 14, —;14„, шины выходного кода 15, —:15». Шины I»+, ..., 1» входного кода соединены со входом анализатора кодовых комбинаций 2, содержащего q = 2" элементов И 3 — 3q с (и — Ц-входами каждый. Первые р = (п — k + 1) элементов И

З вЂ”.. Зп объединены по выходу через р-входовой элемент ИЛИ 4. Входы дешифратора кодовых групп 5, содержащего m элементов

И 6, —:6, соединены с выходами элементов

3p <, ...,3q анализатора кодовых комбинаций 2 и с шинами 1,, ..., I„входного кода.

Выход элемента ИЛИ 4 и выходы элементов И 6, + бп1 соединены через элементы

ИЛИ 81 —.8» первого коммутатора 7 с первыми входами элементов И 9> —. .9»; Выходы элементов 61 —. 6 соединены также через элементы ИЛИ 11, —: I l„второго коммутатора 10 с первыми входами элементов И

12, —:12». Шины разрядов li —. I» входного кода соединены со вторыми (прямыми) Входами элементов И 9, —:9„коммутатора 7 и со вторыми (инверсными) входами элементов И I2> —. 12„коммутатора 10. Выходы элементов И 9I коммутатора 7 и элементов

И 12 коммутатора IO соединены через элементы ИЛИ 14 блока элементов ИЛИ 13 с шиной 151 разряда i выходного кода.

Устройство работает следующим образом.

Слово параллельного и-разрядного кода с постоянным весом типа m возбуждает шины 1» —.I . В анализаторе кодовых комбинаций 2 в зависимости от состояния шин

1»„—.1„возникает сигнал на выхбде только одного из элементов И 3 —.Зр. Если в шинах l »+ < —. 1 имеет место одна из (и — k + 1) комбинаций 00...0, 110...0, ..., 11...1, то возникает сигнал на выходе одного из элементов 3, —:3> и на выходе элемента

ИЛИ 4 анализатора 2. При любой другой комбинации кодов в шинах 1»,1 —. 1„сигнал возникает на выходе одного из элементов И

Зр 1 —,Зч анализатора 2. Сигнал на выходе элемента ИЛИ 4 открывает через элементы

ИЛИ 8 —.8» элементы И 9 —.. 9„коммутатора 7, которые срабатывают как открытые ключи, пропуская сигналы шин 1 —.1» в прямом коде через элементы ИЛИ 141 —.. 14„ блока 13 на шины 15 —, 15„выходного кода.

При наличии сигнала на выходе одного из элементов 3 „—.3 анализатора 2, в зависимости от комбинации возбуждений в шинах 1, —:1», возникает сигнал на выходе одного из m элементов И Q —; 6 дешифратора

5. Этот сигнал открывает часть элементов

И 9 через элементы ИЛИ 8 коммутатора 7

И !

5 го

4 и часть элементов И 12 через элементы ИЛИ

11 коммутатора 10. Сигналы шин 11 —. 1» проходят в шины 15 —.15». через открытые элементы И 12 коммутатора 10 в инверсном коде, а через открытые элементы И 9 коммутатора 7 в прямом коде. Выбор открываемых ключей определяется типом m кода с постоянным весом.

В качестве примера на фиг. 2 приведена блок-схема устройства для перекодирования типа m = 5 восьмиразрядного кода веса 4 в шестиразрядный полный двоичный код.

B этом коде с постоянным весом р =n-Q+f

=8 — 6+1=3, 1=2 "= l. Ðàñсмотрим преобразование слов входного кода:

IOIOOOl1, 11010001, 00011101. После поступления первого слова будут возбуждены шины 1, 1>, 1>, 1 . В анализаторе 2 появится сигнал на выходе элемента З и элемента

ИЛИ 4. Через элементы ИЛИ 8„—:8 откроются ключи (элементы И) 9>, 9> коммутатора 7 и через элементы ИЛИ 14,, 14> блока 13 появятся сигналы в шинах 15, 15з выходного кода, образуя слово 101000.

После поступления второго слова будут возбуждены шины 1,, 1, 1, 1 . В анализаторе 2 появится сигнал на выходе элемента И 3 . В дешифраторе 5 возбудится выход элемента И 6,, который через элементы ИЛИ

11, 11, l lз откроет ключи (элементы И)

12, 12,, 12 коммутатора 10. Сигналы шин

lt, 1>, 1 в инверсном коде пройдут через коммутатор 10 и через элементы ИЛИ 14, 14,, 14 возбудят одну шину -1 выходного кода, образуя слово 001000.

После поступления третьего слова будут возбуждены шины 1,, l, 14, lq . В анализаторе 2 появится сигнал на выходе элемента И 3 . В дешифраторе 5 возбудится выход элемента И 6g, который через элементы

ИЛИ 8„, 8, 86 коммутатора 7 и 11, 11, 11, коммутатора 10 откроет ключи (элементы И) 94, 95, 96 коммутатора 7 и 12„, 12, 12, коммутатора 10. B результате на выходах элементов ИЛИ 14 —.. 14e блока 13 па шинах 15„—: 156 появятся сигналы, образующие слово Й 1111.

Применение устройства позволяет увеличить быстродействие системы кодер декодер не менее чем в 2 раза и менять порядок кодирования без изменения структуры преобразователя. Это приводит к повышению помехоустойчивости тракта, в котором применено устройство, за счет возможности адаптации передачи к состоянию канала.

1. Преобразователь кода с постоянныМ весом в двоичный код, содержащий шины входного кода, дешифратор кодовых групп, блок элементов ИЛИ и шины выходного кода, отличающийся тем, что, с целью повы647682

5 шения быстродействия и расширения класса преобразуемых кодов, он содержит анализатор кодовых комбинаций, входы которого соединены с шинами k--.n входного кода (где k — число разрядов двоичного кода, п — число разрядов входного кода), первый и второй коммутаторы, выходы которых подключены к соответствующим входам блока элементов ИЛИ, первые входы первого и второго коммутаторов соединены с (1 †: k)-й шинами входного кода, вторые входы первого и второго коммутаторов соединены с выходами дешифратора кодовых групп, а третий вход первого коммутатора соединен с первым выходом анализатора кодовых комбинаций, первые входы дешифратора кодо6 вых групп соединены с (1 —:— k ) -й шинами входного кода, а вторые входы соединены со вторыми выходами анализатора кодовых комбинаций.

2. Преобразователь кода по п. 1, отличаюи ийся тем, что в нем анализатор кодовых комбинаций содержит р = (п — k + 1) элементов И, р — входовой элемент ИЛИ, входы которого соединены с выходами элементов И и 2" "— р элементов И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 260936„кл. G 06 F 5/02, 1968.

2. Авторское свидетельство СССР № 282750, кл. G06 F 5/02, 1969.

647682

Г т I

7г иг г

Составитель М. Лршавский

Техред О. Луговая Корректор Д. Мельниченко

Тираж 779 Подписное

11НИИПИ Государственного комитета СССР по делам изобретений и открытий

I 13035, Москва, Ж-35, Раушска я наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор В. Чирков

Заказ 311/41