Преобразователь двоично-десятичного кода в двоичный код

 

О П И .-И-:и- :.

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

< "723567

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено 200378 (21) 2591927/18-24 с присоединением заявки 14о— (23) Приоритет—

Опубликовано 250380. Бюллетень Р 11

Дата опубликования описания 250380 (5t)V. Кл, G 06 F 5/02

Государственный комитет

СССР по делам изобретений н открытий (53) УДК 681. 325 (088. 8) (72) Авторы изобретения

А. В. Степанов, Н. B. Утиркин и A. H. Немченко (71) Заявитель (54 ) ПРЕОБРАЗОВАТЕЛЬ ДВО ИЧНΠ— ДЕСЯТИЧНОГО КОДА

В ДВОИЧНЫЙ КОД

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей .кодов.

Известен преобразователь двоично- 5 десятичного кода в двоичный код, содержащий дешифратор и накопительный сумматор.

Недостатки преобразователя — наличие сложного дешифратора и невысокое быстродействие (1).

Наиболее близким по технической сущности является преобразователь двоично-десятичного кода в двоичный код, содержащий два одноразряд- . 15 ных сумматора и регистр сдвига, два элемента И и элемент задержки (2).

Недостатком преобразователя является низкое быстродействие.

Цель изобретения — повышение быст- 20 родействия.

Цель достигается тем, что предлагаемый преобразователь содержит и входных тетрад, (и-1) промежуточных регистров и (2n — 2) одноразрядных сумматоров,где и — число разрядов десятичного кода, причем выход первой входной тетрады соединен со входом первого промежуточного регистра, выходы всех промежуточных регистров соеди-"О иены соответственно со входами нечетных .одноразрядных сумматоров, выход

i-го нечетного одноразрядного сумматора (i=1-2n-3) соединен с первым входом (i+1) -oro,одноразрядного сумматора, второй вход которого соединен с выходом (1+1)-ой входной тетрады,а вы ход (i+1)-ого одноразрядного сумматора соединен со входом регистра сдвиг

Блок-схема предлагаемого преобразователя приведена на чертеже.

Устройство содержит входные тетрады 1, 2. ... n; промежуточные регистры 3, 4, ... (n-1)1 одноразрядные сумматоры 5, 6, 7, 8, (2n-2); регистр сдвига 10. Промежуточный регистр и два одноразрядных сумматора образуют преобразующий каскад. На входы входных тетрад подключены соответствующие десятичные разряды преобразуемого числа.

Выход тетрады 1 подключен ко входу промежуточного регистра 3, выходы которого подключены ко входам одноразрядного сумматора 5, при этом выход сумматора 5 соединен со входом сумматора 6. Выход входной тетрады 2 подключен ко входу одноразрядного сумматора 6, выход которого сое723567 динен со входом промежуточного регистра 4. Выходы последнего подключены ко входам одноразрядного сумматора

7, который своим выходом соединен со входом одноразрядного сумматора 8.

Выход одноразрядного сумматора (2n-2) соединен со входом сдвигового регйстра 10.

Преобразователь работает следующим образом. На входную тетраду подается старший десятичный разряд (Ьg, который с каждым тактом сдвигается в промежуточный регистр 3 первого каскада.

На одноразрядном сумматоре 5 эти два числа суммируются и на выходе получается число, соответствующее первому десятичному разряду, умноженному на

1010. Сумматор 6 суммирует первый десятичный разряд, умноженный на 1010 и код второго десятичного разряда.

С выхода второго сумматора первого каскада код поступает на вход регист- () ра 4 следующего (второго) каскада и т.д. С выхода (Zn-2)-го сумматора последнего и-го каскада двоичное число по тактовым импульсам записывается в регистр двоичного кода 10. Таким образом, данное устройство реализует следующую обработку числа: ((о 1010+О ) o)0+ " С1 )101о+д где 0- — десятичный разряд двоичнодесятичного числа.

Предлагаемое устройство обеспечивает говышение быстродействия. В известном устройстве время преобразования составляет и циклов преобразования. Время цикла определяется временем сложения результата предыдущегo цикла с очередным десятичным разрядом плюс три такта задержки 3-х разрядного регистра. Таким образом, 4() время цикла составляет более 7 тактов и,;будет тем больше, чем длинее преобразуемое число.

В предложенном устройстве время преобразования двоично-десятичного числа в двоичное определяется 4 тактами вывода кода из входных регистров и суммарной задержкой промежуточных

3-х разрядных регистров равной 3(n-1) такта, т.е. полное время преобразования составляет 4+3(n-1) тактов.

Отсюда следует, что время преобразования числа предложенным устройством более чем в 7п раэ меньше иэзестного

4+3(п-1) устройства.

При минимальном количестве десятичных разрядов преобразуемого числа п-1 используя предлагаемое устройство, получают увеличение быстродействия по сравнению с известным приблизительно 1,8 раза. При увеличении разрядности преобразуемого числа преимущество по быстродействию возрастает.

Формула изобретения

Преобразователь двоично-десятичнбго кода в двоичный код, содержащий два одноразрядных сумматора и регистр сдвига, отличающийся тем, что, с целью увеличения скорости преобразования, он содержит и входных тетрад, (n-1) промежуточных регистров и (2n-2)одноразрядных сумматоров, где п — число разрядов десятичного кода, причем выход первой тетрады соединен со входом первого промежуточного регистра, выходы всех промежуточных ..регистров соединены соответственно со входами нечетных однораз-. рядных сумматоров, выход i-ro нечетного одноразрядного сумматора (i=l—

-2п-.3) соединен с первым входом (i +

+1)-oro одноразрядного сумматора, второй вход которого соединен с выходом (1+1)-ой входной тетрады, а выход (i+1)-ого одноразрядного сумматора соединен со входом соответствующего промежуточного регистра, выход последнего одноразрядного сумматора соединен со входом регистра сдвига.

Источники информации, принятые во внимание при экспертизе

1. Патент Японии У 47-35219, кл. 97 (7) Е 21, 1970.2. Авторское свидетельство CCCP Ф 237461, кл. G 06 F 5/02, 1968.

723567

Составитуль М. Аршавский

Редактор М. Недолуженко Техред M.Келемеш КорректоР В. Бутяга

Заказ 928/14 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, X-35, Раушская, наб., д. 4/5

М

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4