Интегральное запоминающее устройство

 

ИНТЕГРАЛЬНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее полупроводниковую подложку, на поверхности которой расположены первый диэлектрический слой с первыми мета)тлическими электродами и второй поляриэующийся диэлектрический слой,о т л и ч а ющ е е с я тем, что,с целью упрощения устройства, оно содержит вторые металлические электроды, расположенные на поверхностях диэлектрических сло.;в перпендикулярно первым металлическим электродам. (Л 00 00 .

СОЮЗ CORE TCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ИЮ (11) (504 С!1 С 11 40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМ,Ф СВИДЕТЕЛЬСТБУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA (21) 2357096/18-24 (22) 04.05,76 (46) 30.08.86. Бюл. У 32 (71) Институт физики полупроводников СО АН СССР (72) Х.И.Кляус, E.È.×åðåïoâ и Т.E.Ковалевская (53) 681.327.66(088.8) (56) Старос Ф.Г. и др. Полупроводниковые интегральwe. запоминающие устройства. Л.; Энергия, 1973, с. 86-90.

IEEE Jouinal of Solid State Cirquit, 1972, с. 7, 11 5, р. 330-335. (54) (57) ИНТЕГРАЛЬНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО, содержащее полугроводниковую подложку, на поверхности которой расположены первый диэлектрический слой с первыми металлическими электродами и второй поляриэующийся диэлектрический слой,о т л и ч а ющ е е с я тем, что,с целью упрощения устройства, оно содержит вторые металлические электроды, расположенные на поверхностях диэлектрических сло. в перпендикулярно первым металлическим электродам.

731864

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве постоянного интегрального запоминающего устройства (ИЗУ) в устройствах анто- 5 матики и вычислительной техники.

Известно интегральное запоминающее устройство (ИЗУ) с произвольной выборкой записанной информации на основе модифицированных приборов с зарядовой связью.

Указанное устройство сложно по конструкции, поскольку в нем на каждую шину записи и считывания имеется по несколько р -rr-переходов, а для вывода информации в конструкции названного ЗУ предусмотрены диффузионные шины, количество последних зависит от емкости запоминающего устройства. Изготовление этого прибора 20 сложно и дорогостояще.

Известно ИЗУ, выполненное на ос. нове МДП-структур, содержащее слой металлических электродов, диэлектрик, расположенный между электродами и поверхностью полупроводника.

Указанная конструкция сложна в изготовлении, так как требует сложных . технологических процессов.

Целью изобретения является упро- 30 щение конструкции.

Поставленная цель достигается тем, что в известное интегральное запоминающее устройство, содержащее полупроводниковую подложку, на поверхнос- 35 ти которой расположены первый диэлектрический слой с первыми металлическими электродами и второй поляриэуннцийся диэлектрический слой, дополнительно введены вторые металли» 40 ческие электроды, расположенные на поверхности диэлектрических слоев перпендикулярно к первым металлическим электродам.

На фиг. 1 приведена конструкция интегрального запоминающего устройст- ва, общий вид, на фиг. 2 — фрагмент

ИЗУ, вид сверху.

Устройство содержит полупроводниковую подложку 1, первый (нижние) металлические электроды 2 и 3, вторые (верхние) металлические электроды 4, первый диэлектрический слой 5, второй поляризующийся диэлектрический M слой б, диэлектрик 7.

ИЗУ содержит равновесную МДП-емкость 8 и электрод 9.

Конструктивно ИЗУ представляет собой однородную по уровню легирования полупроводниковую подложку 1 (например, и -кремния) и два ряда электродов 2, 3 и 4, не имеющих электрического контакта ни между собой, ни с полупроводниковой подложкой. Первый ряд содержит две системы параллельных электродов 2 и 3, одни из которых могут быть (каждый третий электрод) соединены между собой и играть роль распределенных равновесных источников неосновных носителей заряда (электроды 2). Другие электроды этого ряда (3) работают по принципу плавающего электрода.

Второй ряд электродов 4 расположен поперек нижнего ряда электродов 2 и 3. Электроды 4 в местах контакта с поляризующимися (двуслойным) диэлектрическим и поляризующим слоями образуют совместно с полупроводниковой подложкой 1 1ЩП-структуру, обладаюшую эффектом "памяти" (например,, на туннельно тонкий $10 нанесен

Si N4). Верхний и нижний ряды электродов разделены между собой диэлектриком 7.

В качестве источника неосновных носителей используется равновесная

ЬЩП-емкость 8. Инверсия проводимости приповерхностной области полупроводника производится подачей постоянного смещения на электрод ИДП-емкости

8. Процесс накопления заряда неосновных носителей в потенциальной яме обусловлен термогенерацией электронно-дырочных пар в обедненном слое, поверхностной генерацией и диффузией неосновньгх носителей иэ объема полупроводниковой подложки 1, причем основное влияние оказывают первые два процесса.

Предлагаемая конструкция работает следующим образом.

Режим записи. На электрод 2, который в исходном состоянии подключен к земле, подается напряжение ll, при этом под электродом 2 образуется потенциальная яма. Однако перетекание заряда и" равновесной ИДП-емкости 8 под электроды 2 невозможно, так как в исходном состоянии потенциал электрода 9 равен нулю и между потенциальными ямами равновесной МДП-емкости 8 и электрода 2 существует потенциальный барьер для неосновных носителей заряда.

731864

Для перетекания заряда потенциалт-ный барьер под электродом 9 снижается путем подачи на электрод 9 отрицательного напряжения соответствующей амплитуды. После заполнения неос- 5 новными носителями потенциальной ямы под электродом 2 снимается напряжение с управляюшего электрода 9.

Таким образом, под электродами 2 находится равновесный эаряд неосновных носителей.

Подобно описанному выше далее изпод электрода 2 заряд передается под электрод 3, при этом в качестве управляющего электрода используется 5 . электрод 4.

Между полупроводниковой подложкой

1 и управляющим электродом 4 на участке между электродами 2 и 3 находится двухслойныйполяризующийся диэлект- >0 рик, например, состоящий из туннельно тонкого SiO и нитрида кремния. Такая структура представляет собой известную МНОП-структуру, обладающую эффектом "памяти". ИДП-структура 4-5-б-1 имеет в начальном состоянии пороговое напряжение V, .

После передачи заряда дырок под электрод 3 потенциал электрода 2 уменьшается до нуля, а потенциал 30 электрода 4 повышается до уровня записи (50-100 В). При этом заряд иэпод электрода 3 переносится сквозь двуслойный диэлектрик на электрод 4, а часть заряда захватывается в нитри-35 де кремния вблизи границы раздела

SiO — Si N . По окончании импульса записи, подаваемого на электрод 4, ИНОП-структура, в адресных ячейках которой записывалась информация, 40 будет обладать более высоким по сравнению с первоначальным значением порогового напряжения 0,, Перенос заряда из-под электрода .2 может осуществляться одновременно под несколъко электродов 3 того же, ряда, что и электрод 2.

Таким образом, запись информации во все ячейки памяти, расположенные под одним из электродов верхнего ря- 50 да 4, также может производиться за один цикл.

После записи информации под одним иэ электродов 4 для исключения записи ложной информации разряжают 55 электроды 3, при этом оставшиеся под электродом 3 неосновные носители заряда инжектируются тт подложку 1.

Режим считывания. При считывании ин ормации на управляющий электрод 9 подается отпирающее напряжение и из равновесной МДП-емкости 8 под электрод .2 происходит передача заряда.

Электроды 3 находятся под плавающим потенциалом.

На электроды 4 в режиме считывания подаются импульсы т1 „, причем амттлитуда импульсоь должна выбираться из условия 0,, > U „ > 0т . Тогда приложение к электродам 4 напряжения

t!, вызывает появпение броска тока сц -во всех ячейках памяти, в которых записан логический 0". В ячейках, в которых записана "1", тока дырок между электродами 2-3 нет, а потенциал электрода 3 во время считывания не изменяется. Если считывание информации осуществляется параллельно, то под плавающим потенциалом находятся одновременно все электроды 3.

При последовательном режиме считывания электроды 3 находятся под пгавающим потенциалом только на время считывания информации с данной ячейки.

Считывание так же, как и запись информации, производится с помощью периферийных устройств, которые могут быть изготовлены в отдельном технологическом цикле, а подключение периферийных схем к запоминающему устройству может осуществляться с помощью обьтчньтк метоцов технологии многокристального монтажа.

Для уменьшения потерь заряда после считывания информации с данноь ячейки заряд дырок из-под электоода может быть перенесен обратно под электрод 2. Для этого потенциалы электродов 4 и 2 изменяют таким образом, чтобы реверсировать движение заряда дырок.

Предлагаемое устройство ИЗУ просто s изготовлении. В его конструкции используются только металл, диэлектрик ы однородный полупроводник, что существенно упрощает технологический процесс, поскольку не требуется изготовления р -тт-переходов и диффузионных шин. Это дает возможность существенно повысить процент выхода годных приборов и снизить их себестоимость.

Предлагаемая конструкция одновременно позволяет расширить фкнциональные воэможности ЗУ. Расширение функ731864 упаковки современных интегральных

ПЗУ.

Техред Л.Сеодюкова Корректор И. Эрдейи

Редактор О.Филиппова г

Заказ 4752/3 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб ., д. 4/5Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная, 4

S циональных возможностей состоит в том, что предлагаемое устройство обладает постоянной памятью. Размер элементарной ячейки памяти предлагаемого ЗУ.при существующем уровне тех- нологии может составить 24 32 мкм, что позволяет получать плотность упаковки 1,3 10 бит см и приблизительно в 2 раза превьппает плотность

Предлагаемая матрица потребляет мало энергии { - 1-3 мкВ, т/бит) и поэтому найдет широкое распространение в различных областях автоматики и вычислительной техники в качестве постоянного запоминающего устройства.