Комбинационный сумматор

 

ОПИСАНИЕ

И 3 О Б Р Е Т Е Б И Я

Союз Советских

Социалистических

Республик

И АВТОРСКОМУ СВИДЕТЕЯЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 091277 (2f j 2553499/18-24 (51) М. Кл. с присоединением заявки Мо

G 06 F 7/50

Гоеударствеи иы и ком итет

СССР

«о делам изобретений и открытий (23) Приоритет (531 УДК 681, 325, 5 (08S. 8) СМубликовано 15.01.80- Ьолле-;cab Ио 2

Дата опубликования опис ни""-: 18,01.80 (72) Автор изобретения а.А.Чечин (71 ) Заявитель (54 ) КОМБИНАЦИОННЫЙ Су !йР ТОР

Изобретение относится к области вычислительной техники.

Известны сумматоры, которые кроме сложения выполняют и логические операции, обеспечивающие контроль операции сложения по четности (1) .

Наиболее близким к изобретению является комбинационный cóüìàòoð, содержащий элементы И, ИЛИ и HE причем входы первого, второго и третьего элементов И попарно соединены с входами сумматора, а выходы подключены к входам первого элемента ИЛИ, выходы которого подключены к выходу переноса сумматора, входы нторого элемента ИЛИ и четвертого элемента И подключены к входам сумматора, выход второго элемента ИЛИ подключен к входу первого элемента НЕ, выход первого элемента ИЛИ соединен с первым входом пятого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, выходом подключенного к вьжсду суммы сумматора (2

В случае, когда происходит ошибка в формировании переноса, в любом разряде соответствующие элементы схемы одноразрядного сумматора формируют ошибку и в разряде суммы. Это позволяет в дальнейшем обнаружить ошибку в формировании переноса при контроле по четности И -разрядного сум:атсра.

Таксе устройство предс †.авляет собой сложную комбинационную схему.

Поэтому и t;--разрядные сумматоры, создаваемые на его основе, имеют сравнительно большое количесTBo элементон и связей между ними, что ведет к сн:.жению аппаратурной и функциокалькой надежности этих устройств.

Целью изобретения явля ется уттрощение сумматора, Для этого выходы четвертого элемента И и перного элемента HE подключены к входам четвертого злемен а ИЛИ, oZr, x oTopoz o подключен второму входу пятого элемента И и первому входу пятого элемента ИЛИ, второй вход которого -одключен к выходу перього элемента ИЛИ,, а выход через второй элемент HE — к второму

Входу третьего элемента i". T0! .

На ф;=:. 1 представлена функциональная схема комбинационного сумматора; на фиг. 2 — таблица истиннсст.,- которой описывается функ циониров ание комбинацион ного сумматора.

710042

Формула изобретения

Air 2

2.

ЦНИИПИ Заказ 8761/49

Тираж 751

Подписное

Филиал ППП Патент, г. Ужгород, Ул. Проектная, 4

Комбинационный сумматор имеет выход суммы 1, входы 2, 3 и 4 и выход переноса 5 и содержит элементЫ И 6-10, элементы ИЛИ 11-1 5 и элементы аЕ 16 и 17, причем элементы

И 9 и 10, элементы ИЛИ 12-15 и эле— менты йЕ образуют узел формирования сигнала суммы,а элементы И 6,7 и 8 и элемент ИЛИ 11 образуют узел формирования сигнала переноса.

На фиг. 2 приняты следующие обозначения: х, У вЂ” суммируемые переменные, — переменная, соответствующая переносу из младшего разряда, S u

8 — значения разрядной суммы на выходе 1 сумматора при отсутствии и наличии сбоя в результате формирования переноса соответственно, Р и Р сформированные в сумматоре значения. переноса без ошибки и с ошибкой соответственно.

Одноразрядный комбинационный сум- 20 матор вырабатывает сигнал суммы данного разряда на выходе 1 из сигналов того же разряда слагаемых (Х,У) на входах 2 и 3, сигналов переноса (Z) из соседнего младшего разряда на входе 4 и сигнала переноса (Р) своего разряда на выходе 5. Сигнал переноса (Р) в соседний старший разряд на выходе 5 формируется из сигналов данного разряда слагаемых (Х,У) на входах 2 и 3 и сигнала переноса из соседнего младшего разряда (2) на входе 4 в узле формирования сигнала переноса. В таблице истинности значение суммы в столбце S соответств ует случаю, когда значение переноса P сформировано правильно. Значение суммы в столбце S+ñooòâåòñòâóåò случаю, когда значение переноса P сформировано не А правильно.

Из сравнительной оценки схем данного сумматора и прототипа видно, то структура данного устройства проще, а следовательно, и надежнее. Поскольку рассматриваемые одноразрядные сумматоры служат элементарной ячейкой 4$ многоразрядных сумматоров, то полуГ ченный выигрыш по числу элементов и связей от использования описанного одноразрядного сумматора возрастает в п раз, где п- число разрядов в многоразрядном сумматоре. Это ведет к тому, что аппаратурная и функциональная надежность vl-разрядных сумматоров возрастает.

Комбинационный сумматор, содержащий элементы И, ИЛИ и лЕ, причем входы первого, второго и третьего элементов И попарно соединены с входами сумматора, а выходы подключены к входам первого элемента ИЛИ, выходы которого подключены к выходу переноса сумматора, входы второго элемента ИЛИ и четвертого элемента И подключены к входам сумматора, выход второго элемента ИЛИ подключен к входу первого элемента нЕ, выход первого элемента ИЛИ соединен с первым входом пятого элемента И, выход Ко торого подключен к первому входу третьего элемента ИЛИ, выход которого подключен к выходу суммы сумматора, отличающийся тем, что, с целью упрощения сумматора, выходы четвертого элемента И и первого элемента нЕ подключены к входам четвертого элемента ИЛИ, выход которого подключен к второму входу пятого элемента И и первому входу пятого элемента ИЛИ, в торой в ход которого подключен к вь ходу первого элемента

ИЛИ, а выход через второй элемент Е подключен к второму входу .третьего элемента ИЛИ .

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 474804, кл. G 06 F 7/385, 1972.

2 . AB торск ое св иде тель с тв о С CC Р

Р 397909, кл. G 06 F 7/50, 1971 прототип.