Устройство псевдоделения

 

Союз Советски к

Социалистические

Республик

О ет И С А Н И Е 742931

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 03.04.78 (21) 2599043/1 8-24 (51) М. КД.

5 06 Р 7/38

G 06 Р 15/36 с присоединением заявки.%

Гасударственный кемитет (23) Приоритет до делам изосретений и еткрытий

Опубликовано 25.06.80. Бюллетень ¹ -3

Дата опубликования описания30.06 80 (gg) уд 681.325 (088.8) (72) Авторы изобретения

В. g.Áàéêoâ и А, Н. Чуватин

Кировский политехнический институт и Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (71) Заявители (54) УСТРОЙСТВО ПСЕВДОДЕЛЕНИЯ

У=Е. х, у=,Ь, = Я Г11.

10 где R „частичный остаток операции псевдоделения на с-ой итераЦИИ1 — значение левого сдвига на

L-ой итерации.

Значение левого сдвига лежит между 0 и (ттт.-1), где величина ttt- число старших разрядов регистра, к которым подключен блок постоянной памяти. После

i -ой итерации в регистре находится частичный остаток т(. Блок постоянной памяти анализирует старшие Мт. разрядов и определяет по хранящейся в нем

Изобретение относится к цифровой вычислительной гехнике и может применят ся в составе арифметических устройств цифровых вычислительных машин при вычислении элеме1нтарных функций.

Известны устройства псевдоделения, ре- ализуюшие операцию псевдоделения при вычислении функций

Недостатком таких устройств является низкое быстроде1йствие.

Наиболее бли,зким техническим решением к изобретению, является устройство; содержащее регистр, блок сдвига, блок ум- ножения, сумматор и блок постоянной памяти, причем выходы регистра подключ ны ко входам блока сдвига, выходы которого подключены ко в.ходам блока умножения, выходы старших разрядов регистра подключены ко входам блока постоянной памяти. Данное устрой ство псевдоделения выполняет преобр азов а ние

И.

xп (<+E-, ) — <

L= (1) дутем реализации рекуррентного соотношения ;,; = й, е,+я„ „г." с законом отбора

Е Г+,ЕСЛИ й„(0 (3) — 1, есл11 Я„>0

1 ф путем реализации рекуррентного соотношения и „., й+ 2 ц °, (5 ) где Й; — частичный остаток операции псевдоделения на ь- - ой итерации, 3 74293 таблице соответствующую величину лево-! го сдвига . Таким образом, эа одну итерацию происходит формирование частичного остатка операции псевдоделения

81 +, определение величины 1„

5 а величины Я = 0

6 где = p++T,ь>3 L" >, + 4) . ° 3 т.е. итерации (4+1)-ая (+-) (1 )-Ä z> qgycrc voice, Величина з ависит от значения цифр тп. старших разрядов частичного остатка Й„ . Число выполняемых итераций пропорционально и на каждой итерации выполняется операция сложены с распространением переносов наъ„разрядов (2 ) .

Оцнако известное устройство псевдоделепия обладает ограниченным быстродейст-вием, 2О

Цель изобретения — увеличение быстрсцействия устройства псевцодепения.

Поставгенная цель достигаегся тем, .то в устройство псевдоделения, содержащее регистр, блок сцвига, блок умножения, сумматор, бпок постоянной памяти, причем вьходы регистра поцключены ко входам блока сдвига, выходы которого подключены ко вхоцам блока умножения, выходы старших разрядов регистра подключены ко входам блока постоянной памяти, дополнительно введен псевдосумматор, работающий в двухряцном коде, при этом выходы регистра и блока умножения подключены ко вхо-, дaM псевдосумматора, выходы которого йодкп|очены ко входам регистра, выходы которого подкл|очены ко входам суммато-ра, выходы которого подключены ко входам регистрa.

На чертеже показана структурная схема устройства псевдоцеления.

Устройство содержит регистр 1,. блок

2 сдвига 3 умножения, блок 4 постоянной памяти, сумматор 5, псевдосумматор 6, работающий в двухрядном коде.

Принцип действия предлагаемого устройства псевдоделения основан на исполь". зовании того факта, что при выполнении операции псевдоделения после выполнения итераций в старших разрядах частичного остатка операции псевдоделения К 5 имеется не менее ь единиц.

Предло аемое устройство псевдоделения выполняет преобразов ание ры псевдочастотного, 4 =1,2„...д, Преобразование вецется в несколько этапов, 1, Аргумент Х подается в регистр 1, т.е„Д Х. Блок 4 постоянной памяти, подключенный к И старшим разрядщ рэ гистра 1, анализирует старшие м.разрядов и выдает набор значений

,„E. (- (,О, -if, = - У ... - 1 дл„ выпопнепия итераций первого этапа. Поскольку этот набор значений 1(„< -=1,2...re. определен до начала итерационного процесса, то на кажцой выполняемой итерации первого этапа операцию сложения (вычитания) выполняют в двухрядном коде, т.е, без распространения переносов на И разрядов, которое выполняется лишь в конце этапа для преобразования частичного остатка (1 из двухрядного кода в обычный двоичный код.

Ускоренная реализация выражения {5) для L 1,2,...тпроисхоцит по следующей основной процедуре:

О) начало ь-ой итерации;

1) еслибы О, то переход к и. 6, иначе переход к и. 2;

2) „ передается из регистра 1 в блок сдвига 2, где происходит сдвиг на L разрядов вправо, на выходе. блока сдвига 2 о. получается результат 2

3) 2. Р, „с выходов блока сдвига 2

-L передается в блок 3 умножения на -1, +

+1, где происходит умножение 2 "Я, на -3., если Е. 1 и на+1, если .; =-+1, т,е. на выхода блока 3 умножения на -1, +1 получается результат

1 — . передается из блока 3, мьо ения а 1 в и-евдосумматор 6

К передается иэ регистра 1 в псевдосумматор 6, где происходит операция сложения в двухрядном коде, т.е. без раопоостранения переносов„на выходе псевдосумматора 6 образуется результат p< +

+Q. 3 Я представленный в двухрядL . ном коце;

5) йь+ ; 3. К„ передается из псевдосумматора 6 в регистр 1, т.е, в регистре 1 оказывается очередной частич

931 6 передается из сумматора 5 в регистр l.

На этом вторОЙ этап заканчивается. В

1 частичном остатке к . имеется не менее

3 < единиц и старших разрядах.

Выполнение третьего этапа аналогично выполнению второго этята, Наличие 2 -1 единиц в старших разрядах R к позволяет

go начала итерационного процесса Определить е, дпя L=Lm 2.tn-»- 1 . „2(2 -1), что дает в старших разрядах частичного остаткаR не менее 2(2рг-1)-1 единиц.

Выполнение остальных этапов «пппогичпо рассмотренным.

Вычисления прекрашаются, кa» . только ю номер итерации достигает вепичийы гг/2+1. При этом в частичном остатке

Операции псевдодепения в регистре 1 в тт/2 старших разрядах находятся едининпцьт. Значения с „для I.=?I.ð+ i,ï/2.ь2 „.тт снимаются с выходов (тт/2+1)-го, (»/2+2)

-го, ..., д. -го разрядов регистра 1 с за: коном отбора

Г О, если t-„ = Q.

L — 1, еслц г„=

1 (7) где 1 — цифра 4 -го разряда частичного Остатка после прекращения вычислений.

1(роме того, Е I. / — +1.

Эффективность изобретения заключает . ся в увеличении быстродействия устройства за счет реализации операции сложения (вычитания) с распространением переносов на И разрядов лишь на одной-четырех итерациях и реализации Операции сложения без распространения переносов на гт разрЯдОВ На ВсЕх ОСтаЛЬных выпОЛНяЕМыХ итерациях.

Формупа изобретения

Устройство псевдоделения, содержащее . регистр, блок сдвига, блок умнохенпя, сумматор, блок постоянной памяти, причем выходы регистра подключены ко входам блоке сдвит а, вькоды которого подключены ко входам бока умножения, выходы старших разрядов регистра подключены ко входам бпОка постояннОЙ памЯти, О т и л ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в него введен псевдосумматор работающий в двухрядном коge> при этом выходы регистра и блока умножения подключены ко входам псевдосумматора, выходы которого подключены ко входам регистра, выходы которого подключены ко входам сумматора, выходы которого подключены ко входам регистра.

5 g2

I нъ и остаток R „, = g, + p „P Д „ представленный в двухрядном коде;

6) конец L-ой итерации, После m.-кратного повторения основной процедуры частичный остаток Операции псевцоделения R т., полученный после тИ. -ой итерации в двухрядном коде на регистре 1, передается из регистра 1 в сумматор 5, где происходит распростра-. нение переносов на т разрядов, т.е. на выходе сумматора 5 оказывается частичньгй остаток операции псевдодепения, представленный в Обычном Однорядном двоичном коде R -г передается из сумматора 5 в регистр 1. Частич- IÁ ный остаток P,I +<, обозначенньгй Я содержит не менее М.единиц в ста.рших

К р Взряд Gx.

И Наличие 2 чединиц в старших разрядах позволяет go начала итерационного

t 2 процесса определить с. дпя г. = - y 1тт, pm, С выходов и+1)-го, (ттн-2)-го„... тть-го разрядов регистра 1 снимаются значения с законом отбора

Г О, если =О

-1, ЕСаи (6) ! где Р— цифра L -го разряда частичноL т о остатка К,, 30

В начале второго этапа выполняется одна подготовительная итерация

2.

=R I-2 К

К К по пп.2-;6 основной процедуры первого этапа, Здесь

fc — начальный частичный остаток опеН рации псевдоделения на втором этапе, представленный в двухрядном коде в регистре 1.

Затем выполняются итерации по основной процедуре первого этапа, по которой происходит ускоренная реапизация выражения (5) для ь= ттт+-(,-гц+,„,,„. В результате в регистре 1 оказывается чаотичный остаток Я, представленный в

2.ттт. двухрядном коде.

В конце второго этапа выполняется г»2 оцна BGKJIIo IÈòÅgbíåÿ итерация fC g—

=р " -г р по пп. 2 -. 6

2W 1»т основной процедуры первого этапа. Здесь

Я - конечный частичный остаток опеК рации псевдодепения на втором этапе, представленный в двухрядном коде в регистре 1. К к передается из регистра 1

2. в сумматор.5. В сумматоре 5 происходит распространение переносов на тт разрядов, т.е. на выходе сумматора 5 ока-. зывается частичный остаток операции псевдоделения к K представленный в

2.

2 обычном однорядйом двоичном Koge, 8, „

1. Байков В. Д, и Смопов B. Е, Аппаратурная реализация элементарных функций в GBM. Л., 1975.

Составитепь Бенцепь

Редактор д. алексеенко Техред р. Фечо Корректор Г. Решетник

Заказ 3618/14 THpGK 7 5 1 Подписное

ПНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35. Рауиская наб., л. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4

Источники информ ации, принитые во внимание при экспертизе

742931 8

Baker P,N Ignore eHac eM ас(ix-2

Ыуо йЬ м айаг Sot>Le е1ею еМа. -у

1м асЙсока. "1ЕГГ Тга.и.з о

Согирд t, 4975

Р.М, М 11, рЛО49-1О54,Г; г,