Постоянное запоминающее устройство

 

1

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Соцнаянстнчесннх

Республнк (,? 52482

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву(22) Заявлено 07. 07. 78 (21) 2638770/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 300780. Бюллетень М 28

Дата опубликования описания 300780 5 М „з

G 11 С 17/00, Государственный комитет

СССР по делам изобретений и открытий (53) УДК681. .327.6(088.8) (72) Авторы изобретения

И. Я. 1(озырь, Л. A. Коледов и О. A. Петросян (71) Заявитель

Московский институт электронной техники (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники, в частности к микроэлектронным запоминающим устройствам, и может быть использовано в устройствах обработки двоичной информации в качестве постоянной памяти подпрограмм, табличных данных, генера- торов символов, функций и преобразователей кодов. !О

Известны постоянные зайоминающие устройства (ПЗУ), в которых в качестве запоминающих элементов используются диоды. Такие ПЗУ содержат диодноматричный накопитель с горизонтальными и вертикальными шинами, элементы совпадения, нагрузочные резисторы, элементы управления и инверторы.

Недостатки таких ПЗУ заключаются 2{) в наличии большого числа резисторов, что ограничивает информационную ем,кость;в значительной зависимости характеристик ПЗУ от разброса параметров компонентов; в наличии большого 25 количества элементов, что приводит к ухудшению веса-габаритных характеристик; в сложной технологии изготовления, а также в большом количестве выводов из диодно-матричного на- З() копителя, что является ограничением увеличения информационной емкости и увеличивает количество паянных соединений, следовательно, понижает его надежность.

Известны ПЗУ, содержащие диодноматричный накопитель, выходные диодные сборки, резисторы, защитные диоды, диоды для варьирования разрядности, диоды для форсированного установления исходного состояния, адресные и разрядные шины, Недостатками таких ПЗУ являются наличие большого числа резисторов, что ограничивает информационную емкость, большая рассеиваемая мощность, сложная технология изготовления, зна чительная зависимость характеристик устройства от разброса параметров компонентов, большое количество выводов из диодно-матричного накопителя,. что, в свою очередь, увеличивает количество паяных соединений при сборке ПЗУ, понижает его надежность, а также ограничивает увеличение информационной емкости.

Известны также ПЗУ, в которых информация заносится в технологическол

752482 процессе с помощью диодов, включаемых в пересечение горизонтальных и вертикальных шин (диодно-матричный накопитель).

Такие ПЗУ содержат адресный дешифратор первой группы, диодно-матричный накопитель, состоящий из m секций (числовых блоков), адресные входные) и разрядные (выходные) шины шифратор, группы инверторов (вентилей1

Адресные шины накопителя, соединяющие аноды диодов, соединены с соответ° 10 стнующими выходами адресного дешифратора перной группы, разрядные шины накопителя, соединяющие катоды диодов, соединены с первыми входами соотнетстнущщих инверторов, вторые входы lS инверторов каждой секции подключены к соответствующей шине управления, выходы одноименных иннерторов подключены к соответствующим входам шифратора. 20

Недостатками таких ПЗУ являются наличие большого количества выводон из диодно-матричного накопителя (для информационной емкости 256 бит количество выводов равно 32, а при 25 информационной емкости 1024 бит количество выводов равно 64), что, в свою очередь, унеличивает количество паяных соединений при сборке ПЗУ, пони:кает его надежность, а также ограничивает увеличение информацион-, ной емкости, наличие большого количества иннерторов, что усложняет технологию изготовления устройства и ухудшает его веса-габаритные характеристики, большая рассеиваимая мощность, 3S наличие значительных перепадов потребляемого тока во время считывания информации, что приводит к возникновению в шинах питания помех, снижающих помехоустойчивость, и, следова- 40 тельно, надежность функционирования устройства, значительная зависимость характеристик ПЗУ от разброса параметров компонентов, что снижает устойчивость работы при изменении рабочих режимов и температуры окружающей среды.

Цель -изобретения — повышение надежности и увеличение информациончой емкости постоянного запоминающего устройства.

Поставленная цель достигается тем, что ПЗУ содержит дополнительный адресный дешифратор, формирователи выборки строки и слова на транзисторах с иижекционным р-и переходом, считы- 55 вающие формирователи на транзисторах с инжекционным р-и переходом, узел согласования на диодах Шоттки, при этом выходы адресного дешифратора соединены с соответствующими базами О транзисторов с инжекционным р-и переходом формирователей выборки строки, коллекторы которых соединены с соответствующими адресными шинами, к которым также подключены катоды диодов Шоттки накопителя, аноды которых подключены к разрядным шинам накопителя, которые соединены с соответствующими базами транзисторов с инжекционным р-и переходом считывающих формирователей и анодами диодов

Шоттки узла согласования, причем катоды одноименных диодов Шоттки узла согласования подключены к коллекторам соответствующих транзисторов с инжекционным р-ппереходом формирователей выборки слова, базы которых соединены с соответствующими ныходами дополнительного адресного дешифратора, при этом коллекторы соответствующих транзисторов с инжекционным р-и переходом считывающих формирователей объединены и являются выходами устройства, эмиттеры всех транзисторов с инжекционным р-и переходом подключены к шине нулевого потенциала, а инжекторы — к общей выходной шине, На чертеже приведена электрическая схема постоянного запоминающего устройства.

ПЗУ содержит адресные дешифраторы

1, 2, выходы адресного дешифратора первой группы 1 соединены с соответствующими базами транзисторов с инжекционным р-и переходом 3 формирователей 4 для выборки одной строки, коллекторы транзисторов с инжекционным p-n переходом 3 соединены с соответствующими адресными шинами 5 матричного накопителя б, состоящего иэ m секций, к адресным шинам 5 подключены катоды диодов Шоттки 7 матричного накопителя б, аноды диодов 7 соединены с соответствующими разрядными шинами 8 накопителя б, разрядные шины 8 накопителя б подключены к соответствующим базам транзисторов с инжекционным р-и переходом 9 считывающих формирователей 10, к которым подключены аноды диодов Шоттки 11 элемента12 согласования, катоды одноименных диодов Шоттки 11 элементов 12 согласования объединены и подключены к .коллекторам соответствующих транзисторов с инжекционным р-и переходом 13 формирователей 14 для выборки слова, базы транзисторов с инжекционным р-и переходом 13 подключены к соответствующим выходам дополнительного адресного дешифратора 2, коллекторы транзисторов с инжекционным р-и переходом 9 считывающих формирователей 10 одноименных секций объединены и явля- ются выходом устройства, при этом эмиттеры всех транзисторов с инжекционным р-и переходом подключены к шине нулевого потенциала, а инжекторы — к общей выходной шине.

Информационная емкость ПЗУ опреде ляется следующим выражением

Q=nmkp где n - количество адресных шин в накопителе, 752482

m - разрядность двоичного слова, определяемая числом секций в накопителе, количество разрядных шин в одной секции.

ПЗУ работает следующим образом.

Для выбора необходимого слова на базу транзистора с инжекциойнйм р-и переходом 3, к коллектору которого подключена соответствующая адресная шина 5, с выхода адресного дешифратора 1 подается высокий уровень напряжения (на остальные базы транзисторов с инжекционным р-и переходом 3 подается низкий уровень напряжения), при этом на этой шине устанавливается низкий уровень напряжения.В этом слу-- чае выбирается необходимая адресная шина. Выбор соответствующих разрядных шин производится путем подачи низкого уровня напряжения с дополнительного адресного дешифратора 2 на 20 базу соответствующего транзистора с инжекционным р-и переходом 13,на остальные базы транзисторов с инжекционным р-п переходом 13 подается высокий уровень напряжения). В ре- Я5 зультате в каждой из m секций на пересечении выбранных адресных и разрядных шин выбираются необходимые запоминающие элементы. Если в пересечении адресной и разрядной шин имеет- 3Q ся диод, то соответствующий транзистор с инжекционным р-и переходом 9 считывающих формирователей 10 запирается и на соответствующем выходе

ПЗУ устанавливается высокий уровень напряжения, а если диод отсутствует, то на выходе ПЗУ будет низкий уровень напряжения. Таким образом, на выходах

ПЗУ считывается m разрядное слово.

Таким образом, в предлагаемом устройстве уменьшается количество внешних выводов, что позволяет увеличить информационную емкость, упрощается технология его изготовления и .. улучшается несо-габаритная характеристика, повышается надежность функ- 4> ционирования устройства, из-за малого тока потребления по инжекторам устройство рассеивает сравнительно малую мощность, поскольку при обращении к ПЗУ потребляемый ток практически ос- ) тается постоянным, то помехи, генерируемые на шинах питания, получаются очень малыми, что важно с точки эре ния надежности функционирования устройства, из-эа малой зависимости характеристик ПЗУ от разбросов параметров компонентов, .оно может функционировать в большом диапазоие рабочей температуры (-60 С T и 125 C); устройство обладает малой энергией переключения.

Формула изобретения

Постоянное запоминающее устройство, содержащее адресный дешифратор„ матричный накопитель, выполненный иэ запоминающих модулей на диодах Шоттки, и адресные и разрядные шины, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и информационной емкости устройства, îíî содержит дополнительный адресный дешифратор, формирователи выборки строки и слова на транзисторах с инжекционным р-п переходом, считывающие формирователи на транзисторах с инжекционным р-и переходом, узел согласования на диодах Шоттки, при этом выходы адресного дешифратора соединены с соответствующими базами транзисторов с инжекционным р-и переходом формирователей выборки строки, коллекторы которых соединены с соответствующими адресными шинами, к которым подключены катоды диодов Шоттки накопителя, аноды которых подключены к разрядным шинам накопителя, которые соединены с соответствующими базами транзисторов с инжекционным р-и переходом считывающих формирователей и анодами диодов

Шоттки узда согласования, причем катоды одноименных диодов Шоттки узла согласования подключены к коллекторам соответствующих транзисторов с инжекционным р-и переходом формирователей выборки слова, базы которых соединены с соответствующими выходами дополнительного адресного дешифратора, при этом коллекторы соответствующих транзисторов с инжекционным р-и переходом считывающих формирователей объединены и являются выходами устройства, эмиттеры всех транзисторов с инжекционным р-и переходом подключены к шине нулевого потенциала, инжекторы— к общей выходной шине.

752482

Г ! !

В ! ! ! !

I ! ! ! ! ! ! !

» (s i!

Составитель Ю. Розенталь

Редактор Л. Веселовская Техред Н. Граб Корректор И. Демчик

Подписное

Заказ 4775 25 Тираж 662

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная,