Регистр сдвига

 

ОПИСАНИЕ

ИЗОБРЕТЕНИ» Я i ц 769б29

Союз Советских

СоциалистичесКих

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 04.01.79 (21) 2705841/18-24 с присоединением заявки №вЂ” (23) Приоритет (51) M. Кл.

G 11С 19/00

Государственный комитет (43) Опубликовано 07.10.80. Бюллетень № 37 (53) УДК 681.327.66 (088.8) по делам изобретений н открытий (45) Дата опубликования описания 07.10.80 (72) Авторы изобретения

Н. Г. Коробков, Л. В. Коробкова, А. Е. Лебеденко и К К Фурманов

Харьковский авиационный институт (71) Заявитель (54) PЕГИCTP СДВИГА

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для последовательно-параллельного преобразования кодов в качестве элементов временной задержки цифровой информации, генераторов циклических кодов и счетчиков.

Известен сдвигающий регистр (1), недостатком которого является низкое быстродействие. 10

Наиболее близким техническим решением к изобретению является регистр сдвига, каждый разряд которого состоит из двух синхронизируемых RS-триггеров (2).

Разделение триггеров в разряде регистра 15 на основной и вспомогательный условно.

Обычно основным триггером считается тот, с которого снимается сигнал, подаваемый на входы следующего разряда. Сигнал с предыдущего разряда на следующий в известной схеме подается на входы R u S парафазно, т. е. состояние этих входов всегда противоположно. Синхронизирующие входы всех разрядов подсоединены к общей шине, являющейся синхронизирующим входом регистра. Каждый поступивший синхронизирующий импульс обеспечивает сдвиг кода числа в регистре на один разряд.

Однако такой регистр относительно сложен по структуре и имеет невысокое быстродействие.

Целью изобретения является увеличение быстродействия и упрощение регистра.

Поставленная цель достигается тем, что в регистр сдвига, содержащий в каждом разряде основной и дополнительный Sтриггеры, входы дополнительного ЯЗ-триггера каждого разряда подключены к выходам основного gS-триггера предыдущего разряда, а выходы дополнительного RSтриггера подключены ко входам основного

RS-триггера данного разряда, введен формирователь парафазного сигнала сдвига, вход которого является входом устройства, прямой выход подключен ко входам гашения основных -RS-триггеров, инверсный выход — ко входам гашения дополнительных

ЯЬ -триггеров.

На чертеже представлена схема регистра сдвига на два разряда.

Каждый разряд регистра собран на двух идентичных асинхронных RS-триггерах с раздельными входами. Один из триггеров является основным триггером, второй— вспомогательным. Основной триггер выполнен на двух элементах ИГ1И вЂ” НЕ 1, 2, вспомогательный — на двух элементах ИЛИ—

НЕ 3, 4. Выходы вспомогательного триггера соединены непосредственно со входами ос. новного триггера так, что единичный выход

5 соединен со входом S б, а нулевой выход

7 — со входом Р Я. Выходы основного триг769629 гера соединены непосредственно со входами вспомагательного триггера следующего разряда регистра так, что нулевой выход 9 соединен со входом R 10, а единичный выход 11 — со входом S 12. Вход 13 гашения основного триггера образован путем соединения дополнительных третьих входов логических элементов основного триггера.

Вход 14 гашения вспомогательного триггера образован путем соединения дополнительных третьих входов логических элементов вспомогательного триггера. Входы гашения основных триггеров всех разрядов регистра подсоединены к одной общей шине 15 гашения основных триггеров, а входы гашения вспомогательных триггеров всех разрядов регистра подсоединены ко второй общей шине — шине 16 гашения вспомогательных триггеров. Шина 15 соединена с прямым выходом, а шина 16 — с инверсным выходом формирователя парафазного сигнала сдвига 17. Вход 18 формирователя парафазного сигнала сдвига является входом подачи импульсов сдвига (С) положительной полярности. Входы S 19 и Р, 20 вспомогательного триггера рассматриваемого разряда являются входами приема информации с выходов основного триггера предыдущего разряда.

Так как сигнал на шине гашения основных триггеров равен С, а на шине гашения вспомогательных триггеров равен С, то в отсутствие импульса сдвига (С=О) основные триггеры всех разрядов регистра находятся в исходном состоянии, а вспомогательные триггеры всех разрядов находятся в погашенном состоянии, т. е. на обоих выходах каждого триггера сигнал равен нулю.

Рассмотрим режим сдвига на примере одного разряда. Допустим, что в исходном состоянии в рассматриваемом разряде записан нуль, а в предыдущем — единица. При поступлении импульса сдвига происходит перепись единицы по входам 19, 20 во вспомогательный триггер рассматриваемого разряда, а по входам 10, 12 — перепись нуля во вспомогательный триггер следующего разряда. В течение времени действия импульса сдвига информация хранится во вспомогательных триггерах. После прекращения действия импульса сдвига происходит перепись информации в каждом разря5

50 де из вспомогательных триггеров в основные. Таким образом, за один такт происходит перезапись информации из каждого предыдущего разряда в каждый последующий, т. е. сдвиг на один разряд.

Для сдвига на N разрядов требуется

N тактов.

Поскольку в рассматриваемом регистре процессы переписи и гашения информации протекают одновременно, то минимальная длительность импульса сдвига может быть равна т,. Длительность паузы между импульсами также должна быть не менее т,.

Таким образом максимальная частота следования импульсов сдвига в данной схеме

/„„„,(, что примерно в три раза выше

2тз максимальной частоты в регистре-прототипе. Кроме того, в предлагаемом регистре при построении регистра на элементах

ЭСЛ ИС (эти элементы представляют наибольший интерес при построении высокочастотных регистров) каждый разряд предложенной схемы содержит минимум на два логических элемента меньше, чем в известном регистре.

Формула изобретения

Регистр сдвига, содержащий в каждом разряде основной и дополнительный RSтриггеры, входы дополнительного RS-триггера каждого разряда подключены к выходам основного RS-триггера предыдущего разряда, а выходы дополнительного RSтриггера подключены ко входам основного

RS-триггера данного разряда, отличающийся тем, что, с целью увеличения быстродействия и упрощения регистра, в него введен формирователь парафазного сигнала сдвига, вход которого является входом устройства, прямой выход подключен ко входам гашения основных RS-триггеров, инверсный выход — ко входам гашения дополнительных RS-триггеров.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ко 396719, кл. G 11С 19/00, 1971.

2. Букреев И. Н. Микроэлектронные схемы цифровых устройств. М. «Сов. радио», с. 142, 1975 (прототип).

769629

2g

Составитель В. Муратов

Техред А. Камышникова

Редактор Л. Утехина

Корректор 3. Тарасова

Заказ 1998/9 Изд. № 495 Тираж 573 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пп. Сапунова, 2

Регистр сдвига Регистр сдвига Регистр сдвига 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх