Регистр сдвига

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii> 771724

1 (61) Дополнительное к авт. сеид-ву (22) Заявлено 24.03,78 (21) 2593782/18 "24 с присоединением заявки ¹ (23) Приоритет (51)М. Кл.з

6, 11 С 19/00

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 15,1080 Бюллетень № 38 (53) УДК681. 327. .66(088.8)

Дата опубликования описания 181080 (72) Авторы изобретения

Н. Д. Дубовой, С. А. Поволоцкий и A. A. Сазонов

Московский институт электронной техники (71) Заявитель (54) РЕГИСТР СДВИГА

Изобретение относится к вычислительной технике и может найти применение в различного типа системах и приборах автоматического контроля, регулирования, а также системах, осуществляющих преобразование дискретной информации.

Известен однотактный регистр сдвига f1), который содержит в каждом разряде основной и вспомогательный триггеры с раздельными входами, выполненные на элементах И-ИЛИ-НЕ и дополнительный элемент ИЛИ-НЕ, входы которого соединены с выходом основного триггера и шиной сдвига, а вы- 15 ход — со входом вспомогательного триггера следующего разряда, у которого второй вход этого же плеча подключен через шину сдвига к одноименному входу вспомогательного триггера 20 предыдущего разряда и двум входам противоположных плеч основных тригге-. ров,.соседние входы которых.подклюкены к выходам соответствующих вспомогательных триггеров. 25

В этом регистре основной и .вспомогательный триггеры управляются разнополярными уровнями тактовых сигналов. Дополнительный элемент ИЛИ-НЕ и дополнительные свободные входы . 30 используются для расширения функциональных возможностей и уменьшения количества входов и связей у используемых элементов.

Известен также сдвигающий регистр трехтактного действия (2), который содержит два триггера на разряд, которые выполнены на логических элементах И-НЕ и И-ИЛИ-НЕ. Первый триггер каждого разряда выполнен на элементах 2И-2ИЛИ-НЕ и 2И-НЕ, второй триггер на элементах 2И-2ИЛИ-НЕ и

НЕ, причем выход элемента 2И-HE первого плеча первого триггера подключен ко вторым входам обоих элементов

2И другого плеча того же триггера, а выход элемента НЕ первого плеча второго триггера подключен ко второму входу второго элемента 2И второго плеча того же триггера. Выход элемента 2И-2ИЛИ-НЕ второго плеча второго триггера подключен к первому входу первого элемента 2И одноименного плеча первого триггера данного разряда и ко входу элемента НЕ первого плеча второго триггера. Второй вход первого элемента И второго плеча второго триггера соединен с выходом элемента

2И-2ИЛИ-НЕ одноименного плеча первого триггера предыдущего разряда, при

771724 этом в каждом разряде вторые входы элементов 2И-НЕ первых триггеров подключены к шине первого такта. Первые нходы двух элементов 2И вторых триггеров подключены к шине второго такта, а первый вход первого элемента 2И второго триггера и перный вход второго элемента 2И первого триггера подсоединены к шине третьего такта.

B этом регистре шина третьего такта используется для разнополярного управления триггерами, а управляющие 10 такты на первой и второй шинах появля. ются поочередно. На первой шине они формируются синхронно с положительными уровнями тактовых импульсов третьего такта, а на второй шине — f5 синхронно с отрицательными уровнями тактовых импульсов третьего такта.

Эти устройства, несмотря на различия принципиальных схем разрядон, обладают общим недостатком: их внеш- gg ние тактовые сигналы рассчитываются с учетом максимальных задержек, вносимых логическими элементами схемы.

В применяемых н настоящее время в промышленности потенциальных элементах отношение максимальной задержки к минимальной находится н пределах 10-20, поэтому даже частичная реализация работы регистра по реальным задержкам элементон позволяет несколько повысить его быстродействие.

Из известных регистров наиболее близким по технической сущности является й-разрядный регистр сдвига (3) состоящий из последовательно соединенных разрядон, каждый из которых содержит основной и вспомогательный триггеры, выполненные на элементах базиса И-ИЛИ-НЕ, и выходные каскады, входы которых подключены к формиронателю тактовых импульсов, а ныходы каждого подключены к тактовой шине соответствующей группы разрядов регистра, причем вспомогательный триггер разряда, находящегося на границе раздела групп разрядов ре-. гистра, тактируется одновременно от двух соответствующих выходных каскадон.

Каждый разряд регистра сдвига представляет собой К-St триггерное устройство, построенное по схеме

5О

N-S c разнополярным управлением, у которого основной и вспомогательный триггеры выполнены на элементах двухступенчатой логики И-ИЛИ-НЕ.

Основной и вспомогательный тригге- 55 ры тактируются сигналами различной полярности, что обеспечивает блокировку перезаписи информации во вспомогательный триггер в момент ее записи в основной. После окончания бО тактового импульса блокировка снимается и информация перезаписывается из триггера М н триггер S.

Недостатком известного регистра является то, что его предельное 65 быстродействие ограничено максимальными временными задержками, вносимыми элементами схемы, и длительность его тактовых импульсов расчитывается с учетом максимальных, а не реальных длительностей распространения сигнала, отсутствует также индикация реальных моментов окончания переходных процессов.

Кроме того, уход величины задержки логических элементов за нерхний предел, гарантируемый техническими условиями, приводит к возникновению отказов.

Целью предлагаемого изобретения является повышение наДежности и быстродействия регистра сдвига за счет обеспечения работы элементов по реальным задержкам, т. е. построение синхронно управляемой схемы регистра сдвига с переменной длительностью такта.

Поставленная цель достигается тем, что в регистр сдвига, содержащий в каждом четном разряде основной и вспомогательный триггеры, а в каждом нечетном разряде основной триггер, формирователи тактовых сигналов,выходы которых соединены с соответствующими тактовыми шинами, управляющую шину сдвига, введены дешифраторы окончания переходных процессов и шина окончания переходных процессов, соединенная с первыми входами первого, второго и выходом третьего формирователей тактовых сигналон, вторые входы первого, второго и первый вход третьего формиронателей тактовых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторон окончания переходных процессов, первые входы второго дешифратора окончания переходных процессов соединены с первыми входами основных триггеров нечетных разрядов, вторые входы второго дешифратора окончания переходных процессов соединены с выходами основных триггеров нечетных разрядов, первые нходы и выходы основных и вспомогательных триггеров четных разрядов соединены соответственно с герными и вторыми входами первого и третьего дешифраторон окончания переходных процессов, вторые входы нспомогательных триггеров четных разрядов соединены с первой тактовой шиной, шиной окончания переходных процессов и третьим входом третьего дешифратора, вторые входы основных триггеров нечетных разрядов подключены к второй тактовой шине и к третьему входу второго дешифратора окончания переходных процессон, вторые входы основных триггеров четных разрядов соединены с третьей тактовой шиной и третьим входом первого дешифратора.окончания переходных процессов, третий вход первого формирователя тактовых сиг771724 нал >в соединен с управляющей шиной сдвига, выход первого формирователя тактовых сигналов соединен с вторым входом третьего формирователя тактовых сигналов и вторым входом второго формиронателя тактовых сигналов, а третий вход которого соединен с четвертым входом первого формирователя тактовых сигналов.

На чертеже представлена функциональная схема регистра сдвига.

Регистр сдвига содержит разряды

1.1-1,п, четные разряды 1.1-1.i выполнены на основных и вспомогательных триггерах 2 и 3, а нечетные только на основных триггерах 2, фор-. мирователи 4-6 тактовых сигналов, дешифраторы 7-9 окончания переходных процессов, шину 10 окончания переходных процессов и управляющую шину сдвига 11, RS-триггер 12.

Регистр сдвига работает следующим образом. В исходном состоянии нулевой логический уровень(на управляющей шине сдвига 11) на выходах формирователей 4 и 5 присутствуют высокие ло-. гические уровни, а на ныходе третьего формирователя 6 — низкий логический уровень. Эти логические уровни формирователей 4-6 поступают на одноименные им дешифраторы 7-9 устананливают дешифраторы 7 и 8 н нулевые состояния, а третий дешифратор 9 — в единичное состояние. Вспомогательные триггеры 3 каждого четного разряда

1 (i +1) дублируют информационное содержимое своих основных триггеров

2. На шине 10 окончания переходных процессов, подключенной к выходу. формирователя 6, будет низкий логический уровень. На входе первого формирователя 4, подключенного к выходу третьего дешифратора 9, присутствует положительный уровень. В это исходное состояние регистр устанавливается автоматически, независимо от содержимого записанной в него информации. При поступлении импульса положительной полярности на управляющую шину сдвига 11 на выходе формирователя 4 формируется низкий уровень, являющийся тактовым импульсоМ для группы основных триггеров 2 четных разрядов 1 (i+1) регистра, который устанавливает третий формирователь б в состояние с высоким уровнем несмотря на то, что при. этом на выходе дешифратора 9 формируется низкий уровень, первый формирователь 4 продолжает оставаться в нулевом состоянии за счет положительных уровней на обоих его входах, поступающих через обратные связи от второго и третьего формирователей 5 и 6. Этот тактовый сигнал осуществляет перезапись информации иэ группы триггеров 2 нечетных разрядов 1i в группу основных триггерон 2 четных разрядов 1(i+1), предшествующая информация б5 держки указанных элементов могут быть выше их минимальных значений. которых продолжает сохраняться в дублирующих их вспомогательных триггерах 3. По окончании переходных процессов, связанных с перезаписью информации в основные триггеры 2 четных разрядов 1 (i+1),на выходе первого дешифратора 7 формируется высокий уровень, который поступает на вход второго формирователя 5 и формирует на его выходе нулевой уровень. Тактовый сигнал, сформирован10 ный на выходе второго формирователя

5, осуществляет перезапись входной информации регистра и информации иэ вспомогательных триггерон .3 в триггеры 2 нечетных раэрядон 1. i u устанавливает формирователи 4-6 в новое (нторое устойчивое состояние, при котором первый формирователь 4 переключается в состояние с высоким уровнем, а третий формирователь 6 продолжает сохранять высокий уровень.

Происходящее при этом изменение на выходе первого дешифратора 7 высокого уровня на низкий уже не нарушает нового устанониншегося устойчивого состояния формирователей 4-6. .После окончания переходных процессов, вызванных этой перезаписью, на выходе второго дешифратора 8 формируется высокий уровень, который поступает на вход третьего формирователя 6 и изменяет его прежнее состояние с высоким уровнем на новое с низким уровнем. При этом формирователи 4-6 устанавливаются н третье устойчивое состояние, эквивалентное исходному сос35 тоянию, рассмотренному выше. На этом процесс записи входной информации регистра в его первый разряд и сдвиг ранее записанной информации в соседние разряды окончен.

4() для подготовки исходного состояния следующего цикла сдвига необходимо переписать во вспомогательные триггеры 3 четных разрядов 1(i +1) новое информационное содержимое их основных триггеров 2. Эта перезапись осуществляется тактовым сигналом, формируемым третьим формирователем 6.

Одновременно этот тактовый сигнал отрицательной полярности поступает через шину 10 окончания переходных процессов на формирователь управляющих скгналон (на чертеже не показан) к разрешает ему снятие текущего управляющего сигнала с управляющей шины сдвига 11 и формирование следующего очередного. Нри этом промежуток времени между окончанием текущего и началом следующего очередного управляющего сигнала может быть выбран равным сумме минимальных задержек переключения элементов, нходящих s соотав вспомогательных триггеров 3 и третьего дешифратора 9.

В действительности реальные за771724

В результате следующий очередной управляющий сигнал поступает на шину сдвига 11 раньше, чем успевает закончиться перезапись информации во вспомогательные триггеры 3..Однако он не изменяет исходного устойчивого состояния формирователей 4-6 до тех пор, пока не заканчивается перезапись и на выходе третьего дешифратора 9 не появляется разрешающий высокий уровень, после чего начинается вто рой цикл сдвига.

Таким образом, изменение в процессе работы регистра задержек переключения составляющих его элементов сказывается только на изменении длительности управляющих сигналов, что приводит только к некоторому замедлению его работы.

При необходимости сочленения предлагаемого регистра с формирователями управляющих сигналов, которые не могут управляться сигналами от шины 10, необходимо использовать в схеме регистра дополнительный RS-триггер 12.

Адреса переключения .его входов и выходов показаны на чертеже пунктиром.

Этот триггер устанавливается в разрешающее состояние отрицательным уровнем управляющего сигнала, а обнуляется тактовым сигналом, формируемым вторым формирователем 5. В том случае, когда к моменту окончания текущего цикла сдвига управляющий сигнал не будет снят с шины сдвига

11, триггер 12, находясь в обнуленном состоянии, будет запрещать дальнейшее функционирование регистра до тех пор, пока не будет снят текущий управляющий сигнал. При снятии текущего управляющего. сигнала триггер

12 устанавливается в разрешающее состояние для следующего очередного управляющего сигнала.

Для увеличения быстродействия регистра сначала формируется очередной тактовый импульс.и только затем снимается предыдущий тактовый импульс. Для исключения опасных состояний в регистре необходимо, чтобы максимальные задержки переключения элементов формирователей не превышали минимальных задержек переключения триггерных элементов. С целью удовлетворения этого ограничения и повышения нагрузочкой способности выходных каскадов для иХ построения может быть использована, например, 130 серия, а для построения триггеров — 134 серия ТТЛ элементов.

При построенйи предложенного регистра на элементах с 1 роизвольным быстродействием необходимо осуществлять дополнительное тактирование триггеров от формирователей предшествующего такта, к-к это показано пунктиром на чертеже. При этом триггеры регистра могут полностью переключаться в новое положение только

ЬО б5

5 !

О

ЗО

3S

40,после снятия импульсов предшествующе

ro такта.

Для реализации дешифраторов могут быть использованы, например, элементы

И-ИЛИ-НЕ с воэможностью расширения по ИЛИ и элементы И с возможностью подключения по ИЛИ. Однако у серийно выпускаемых микросхем коэффициент расширения по ИЛИ ограничен величиной, укаэанной в технических условиях. Поэтому при увеличении длины регистра каждая группа триггеров .будет иметь несколько дешифраторов, у которых вход кажцого дополнительного дешифратора подключается к дополнительным входам элементов И выходных каскадов.

В предложенном регистре возможна организация также двухтактного цикла сдвига. При такой реализации необходимы только два выходных каскада и два дешифратора, но общее количество.используемых элементов И-ИЛИ-НЕ возрастает примерно на 1/4 и схемы дешифраторов получаются многоступенчатыми. Появление дополнительных ступеней в. трактах дешифраторов основных и вспомогательных триггеров не позволяет достигнуть дальнейшего увеличения быстродействия регистра за счет изъятия третьего такта.

Технико-экономическая эффективность регистра сдвига заключается в том, что за счет незначительного усложнения его структуры возможно получить следующие преимущества по сравнению с прототипом.

Правильность функционирования регистра сдвига не зависит от технологических и эксплуатационных разбросов временных задержек составляющих его элементов.

Изменение физических параметров схемы под влиянием изменения внешних условий или старения не приводит к выходу схемы из строя, а лишь изменяет скорость ее работы.

Длительность такта работы устройства равна реальной длительности переходного процесса в нем, и, следовательно, устройство работает на предельно возможной скорости.

Выход из строя элемента схемы эквивалентен незавершению переходного процесса, что приводит к остановке устройства и исключает неправильное срабатывание.

Факт незавершения переходного процесса в течение установленного критического времени говорит о неисправности схемы. Поэтому сравнительно простыми средствами можно организовать автоматическую диагностику и локализацию неисправностей.

Наличие сигнала окончания переходных процессов позволяет проводить автономную проверку узлов регистра.

Регистр не требует специальных средств

771724

10 при сочленении его с другими устройствами, имеющими отличающиеся временные характеристики. Это облегчает модернизацию существующих устройств путем замены в них имеющихся регистров на предлагаемый. Все это в целом позволяет повысить надежность и быстродействие устройства.

Формура изобретения

Регистр сдвига, содержащий в каждом четном .разряде основной и вспомогательный триггеры, а в каждом нечетном разряде основной триггер, формирователи тактовых сигналов, выходы которых соединены с соответствующими тактовыми шинами, управляющую шину сдвига, о т л и ч а юшийся тем, что, с целью повышения надежности и быстродействия регистра сдвига, в него введены дешифраторы окончания переходовых процессов и шина окончания переходных процессов, соединенная с первыми входами первого, второго и выходом третье- го формирователей тактовых сигналов, вторые входы первого, второго и первый вход третьего формирователей тактовых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторов окончания переходных процессов, первые входы второго дешифратора окончания переходных процессов соединены с первыми входами основных триггеров нечетных разрядов, вторые входы второго дешифратора окончания переходных процессов соединены с выходами основных триггеров. нечетных разрядов, первые входы и выходы основных и вспомогательных триггеров четных разрядов соединены соответственно с первыми и вторыми входами первого и третьего дешифраторов окончания переходных процессов, вторые входы вспомогательных триггеров четных разрядов соединены с первой тактовой шиной, шиной окончания переходных процессов и третьим входом третьего дешифратоtG ра, вторые входы основных триггеров нечетных разрядов подключены ко второй тактовой шине и к третьему входу второго дешифратора окончания переходных процессов, вторые входы основных триггеров четных разрядов соединены с третьей тактовой шиной .и третьим входом первого дешифратора окончания переходных процессов, третий вход первого формирователя такО товых сигналов соединен с управляющей шиной сдвига, выход первого формирователя тактовых сигналов соединен со вторым входом третьего формирователя тактовых сигналов и вторым входом второго формирователя тактовых сигналов, третий вход которого соединен с четвертым входом первого формирователя тактовых сигналов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 350049, кл. G 11 С 19/00 1969.

2. Авторское свидетельство СССР

Р 427387, кл. C 11 С 19/00 1971.

3S 3. Авторское свидетельство СССР

Р 527744, кл. ; 11 С 19/00 1973 (прототип).

771724

L

I (@ ! м)

1

L дНИИПи Заказ 6706/64 Тираж бб2 Подписно@

Филиал ППП "Патент4, r. Ужгород, ул. Проектная, 4