Устройство для контроля интегральных микросхем с памятью

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалистических

Республик («)783726 (61) Дополнительное к авт. сеид-ву (22) Заявлено 170778 (21) 2645711/18-21 с присоединением заявки М (23) Приоритет

Опубликовано Зц11,80. бюллетень N9 44

Дата опубликования сзписаиия 301180 (5!)М. Кл.

G 01 R 31/28

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681 ° 326 ° 7 (088.8) (72) Авторы изобретения

Е.И. Николаев, A ..В. Горохов. и Е.З. Храпко (73) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ

МИКРОСХЕМ С ПАМЯТЬЮ

Изобретение касается электроиэмерительной техники и может быть использовано для контроля и диагностики неисправностей устройств, содержащих интегральные микросхемы с па- S мятью, Известно устройство, содержащее групповой контактный зонд, эталонную микросхему, компаратор„ RS-триггер, кнопку и индикатор $1j . !О

Недостатком известного устройства является невозможность контроля интегральной микросхеьы. с памятью, т.е. его функциональные возможности ограничены. 35

Наиболее близким по технической сущности к изобретению является устройство для контроля интегральных микросхем с памятью, содержащее блок тестового контроля, эталонную интегральную микросхему, компаратор, блоки свертки, групповые элементы контактирования и индикатор (2, Недостаток этого устройства также заключается в его ограниченных функ- 25 циональных возможностях, так как это устройство не обеспечивает контроля интегральных микросхем с памятью, не имеющих выводов со всех элементов памяти.

Цель изобретения — расширение функциональных возможностей.

Поставленная цель достигается тем, что в известное устройство, содержащее блок тестового контроля, выходы .и входы которого соединены соответственно с входами и выходами проверяемой интегральной микросхемы с памятью, эталонную интегральную микросхему, компаратор, одни из входов которого соединены с выходами проверяемой интегральной микросхемы с памятью через один из групповых элементов контактирования, а другие входы соединены с входами проверяемой интегральной микросхемы с памятью через последовательно соединенные другой групповой элемент контактирования и эталонную интегральную микросхему, и индикатор, введены счетный триггер и ключевой элемент, причем единичный выход счетного триггера соединен с управляющим входом ключевого элемента, другой вход которого соединен с выходом компаратора, а выход соединен с входом инцикатора, счетный и установочный входы и нулевой выход счетного триггера соединены с соответствующими выходами блока тестового контроля.

783726

Формула изобретения

Закаэ 8543/49

Подписное

ВНИИПИ

Тираж 1019

На чертеже приведена структурная схема устройства.

Устройство содержит блок 1 тестоаого контроля, счетный триггер ?, групповые элементы 3 и 4 контактирования, эталонную интегральную микросхему 5, компаратор 6, ключевой

9 элемент 7, индикатор 8 и клеммы 9-11, Устройство работает следующим образом.

При поступлении на клеммы 10 команды "Пуск" счетный триггер 2 уста- ® навливается в исходное состояние, подавая сигнал "Запрет" на управляющий вход ключевого элемента 7. Таким образом, первый цикл тестовой программы, задаваемой блоком 1 тесто- 1$ вого контроля, проходит без регистрации несовпадений на индикаторе 8.

По окончании первого цикла тестовой программы на клемму 11 подается команда "Конец программы", при этом З1 счетный триггер 2 меняет свое состояние, и сигнал "Разрешение" поступает на управляющий вход ключевого элемента 7.

В результате прохождения первого цикла тестовой программы эталонная интегральная микросхема 5 и проверяемая интегральная микросхема с памятью 12 синхронизируются. На втором цикле тестовой программы компаратор

6 через ключевой элемент 7 выдает

39 результат сравнения выходных сигналов проверяемой интегральной микросхемы с памятью 12 и эталонной интегральной микросхемы 5 на индикатор 8.

По окончании второго цикла тестовой программы на клемму 11 поступает очередной импульс "Конец программы", при этом счетный триггер 2 вырабатывает сигнал "Стоп" остановки работы устройства, который поступает на клем-4О му 9.

Устройство позволяет контролировать интегральные микросхемы с памятью, не имеющие внешних цепей для начальной установки, исключая воэможность неправильного решения о негодности проверяемой интегральной микросхемы с памятью.

Устройство для контроля интегральных микросхем с памятью, содержащее блок тестового контроля, выходы к входы которого соединены соответственно с входами и выходами проверя мой интегральной микросхемы с памятью, эталонную интегральную микросхему, компаратор, одни из входов которого соединены с выходамк проверяемой интегральной микросхемы с памятью через один иэ групповых элементов контактированкя, а другие входы соединены с входами проверяемой интегральной микросхемы с памятью через последовательно соединенные другой групповой элемент контактирования и эталонную интегральную микросхему, и индикатор, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей,в него введены счетный триггер и ключевой элемент, причем единичный выход счетного триггера соединен с управляющкм входом ключевого элемента, другой вход которого соединен с выходом компаратора, а выход соединен с входом индикатора, счетный и установочный входы и нулевой выход счетного триггера соединены с соответствующими выходамк блока тестового контроля.

Источники информации, принятые во внимание при экспертизе

Авторское свидетельство СССР

Р 483633, кл. 6 01 и 31/28, 1972.

2. Приборы и системы управления, 1977, М 10, с. 51, рис. 5.

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4