Устройство для контроля постоянных блоков памяти

 

ОПИ Е

ИЗОБРЕТЕНИЯ

САНИ

Союз Советских

Соцналнстнческнх

Реслублнк

<и)783856

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. сеид-ву Р 607282 (22) Заявлено 220279 (21) 2728588/18-24 с присоединением заявки HP (51)м К 3

G 11 С 29/00

Государственный комитет

СССР но делам изобретений н открытий (23) Приоритет(53) УДК 681. 327 (088.8) Опубликовано 30,1180. Бюллетень HP 44 Дата опубликования описания 301180 (72) Авторы изобретения

В.М.Матанов и В.H ° Êàìèíñêèé (71) Заявитель

И, входы элемента И и выходы элементов И группы соединены соответственно с другими выходами и одним из входов счетчика.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит генератор 1 импульсов, (2п+1}-разрядный счетчик

2 (где Il -логарифм по основанию два числа адресов), имеющий нулевой 3 и единичный 4 выходы нулевого разряда, выходы 5 и мгадших разрядов и выходы

6 т) старших разрядов. Устройство также содержит элементы 7 2И-ИЛИ, имеющие входы 8-11 и выходы 12, эталонный блок 13 памяти, имеющий вход 14, блок 15 сравнения, блок 16 индикации, проверяющий блок 17 памяти, имеющий вход 18, элемент 19 И,элемент 20 задержки и группу элементов ?1 И.

Информационные входы элементов 21 И соединены с выходами 5 счетчика 2, управляющие входы — с выходом элемента 20 задержки, вход которого подключен к выходу элемента 19 И, входы элемента 19 И и выходы элементов 21

И соединены соответственно с выходами 4 и входами 22 счетчика 2.

Устройство работает следующим образом.

Изобретение относится к области за. поминающих устройств.

Известно устройство для контроля постоянных блоков памяти по авт.св.

9 607282, содержащее генератор импульсов, блок сравнения, входы которого подключены соответственно к выходу эталонного блока, памяти и выходам устройства, элементы 2И-ИЛИ и счетчик, вход которого подключен к выходу генератора импульсов, а выходы соединены соответственно со входами элементов 2И-ИЛИ, выходы которых подключены соответственно ко входам эталонного блока памяти и выходам 15 устройства.

Недостатком этого устройства является невысокое быстродействие устройства, обусловленное длительным временем контроля. 20

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что устройство содержит элементы И, элемент задержки и группу элементов

И, причем информационные входы элементов И группы соединены с одним из выходов счетчика, управляющие входы с выходом элемента задержки, вход которого подключен к выходу элемента ЗО (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСТОЯННЫХ БЛОКОВ

ПАМЯТИ

783856

Заказ 8558/55

Подписное

ВНИИПИ

Тираж 662

Предположим, что в рассматриваемый момент времени счетчик 2 находит. и в нулевом состоянии, тогда с выхода 3 счетчика 2 разрешающий уровень поступает на входы 8 элементов 7 2ИИЛИ, а запрещающий уровень с выхода 4 счетчика 2 поступает на входы ,10 элементов 7 2И-ИЛИ сигналы с вы ходов 5 счетчика 2 поступают на вхо= ды 9, а сигналы с выходов б счетчика

2 поступают- на входы 11 элементов 7

2И-HJIiI. При этом на выходах 12 элементов 7 2И-ИЛИ устанавливается код адреса, соответствующий выходам 5 счетчика 2, т.е. все нули, и с выходов эталонного блока 13 памяти и блока 17 производится считывание соответствующей этому адресу информации и сравнение в блоке 15 сравнения с выходом результата на блок 16 индикации при несравнении. Следующий импульс с выхода генератора 1 импульсов изменит состояние нулевого разряда счетчика 2, при этом на выходах элементов 7 2И-ИЛИ установится кбд адреса, соответствующий выходам б счетчика 2, т.е. опять все нули.

Таким образом, обращения к блоку

17 будут производится в следующей последовательности: первое обращение по адресу 00...00, второе обращение по адресу 00...00, третье обращение по адресу 00...01, четвертое обращение по адресу 00. ° .00 пятое обращение по адресу 00...10, .шестое обращение по адресу 00...00, седьмое обращение по адресу 00...11, восьмое обращение по адресу 00...00, (2 2"-1)-ое обращение по адресу

11...11, 2 2П-ое обращение по адресу 00...00.

Отсюда видно, что все 2" адресов прочитываются после нулевого адреса, а нулевой адрес прочитывается после

2"-огб адреса.

Далее работа устройства происходит аналогично описанному выше с той лишь разницей, что при поступлении кода

11...11 с выходов 5 счетчика 2 на входы элемента 19 И на управляющих. входах элементов 21 И через элемент

19 И и элемент 20 задержки с задержкой, равной времени установления нового кода на выходах 6 счетчика 2, появляется импульс, по которому следующий код адреса и старших разрядов счетчика 2 через элементы 21 И и входы 22 счетчика 2 устанавливается на выходах счетчика 2 и с выходов блока 17 прочитываются (2"-1) адресов, затем 2"-2 адресов прочитывают1$ ся после второго адреса, а второй адрес — после (2"-2) адресов и т.д.

Таким образом, с ростом значения кода адреса на выходах б счетчика 2 уменьшается число обращений к блоку щ 17 в связи с тем, что происходит исключение обращений по адресам, проверенным в предыдущих циклах, а это позволяет уменьшить общее время контроля в 2 раза по сравнению с прототипом при неизменном качестве контроля.

Формула изобретения

Устройство для контроля постоянных блоков памяти по авт.св. 9607282, о т л и ч а ю щ е е с я тем, что, с целью повышения. быстродействия устройства,оно содержит элемент И, элемент задержки и группу элементов И, причем информационные входы элеменИ тов И группы соединены с одним из выходов счетчика, управляющие входы с выходом элемента задержки, вход которого подключен к выходу элемен та И, входы элемента И и выходы

4Q элементов И группы соединены соответственно с другими выходами и одним из входов счетчика.

Филиал ППП "Патент", г.Ужгород,ул.Проектная,4