Запоминающее устройство с автоматическим восстановлением работоспособности

 

Союз Сееетскни

Социалнстнчесинк

Реслублнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОИ:КОМУ СВИ ЕТВЛЬСТВУ

g»?83857 (61) Дополнительное к авт, свид-ву 9 591966 (22) Заявлено 1804,79 (21) 2755354/18-24 с присоединением заявки М— (23) Приоритет— (5))M. Кл.з

Государствеиийй комитет

СССР ио делам изобретений и открытий

G 11 С 29/00

Опубликовано 3011ЯО, Бюллетень Йо 44 (5З) УД (628,327. .6 (088.8) Дата опубликовамия onw:аиия 30,11.80 (72) Автор изобретения

Б.Н.Палецкий. и

1 (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОМАТИЧЕСКИМ

ВОССТАНОВЛЕНИЕМ РАБОТОСПОСОБНОСТИ

2 элементов И третьей группы соединены с выходами основных одноразрядных блоков памяти, вторые входы — с выходами элемснтов НЕ, а выходы соот5 ветствующих элементов И второй и третьей групп соединены с соответствуктдими входами элементов ИЛИ. (I)

Недостатком этого устройства является то, что при отказе двух и более

10 основных блоков памяти происходит наложение информации в резервном блоке памяти, что приводит в конечном итоге к потере информации и снижению надежности устройства.

Цел ю изобретения является повышение надежности устройства за счет исключения возможности наложения информации при отказе двух и более основных блоков памяти.

2О Поставленная цель достигается тем, что в запоминающее устройство с автоматическим восстановлением работоспособности по авт. св. 9 591966 введен логический блок, входы которо25 ro являются входами устройства, первый, второй и третий выходы логического блока подключены соответственно к первым входам элементов И первой группы, ко входам элементов HE u к первым входам элементов И второй

Изобретение относится к области запоминающих устройств.

Известно запоминающее устройство с автоматическим восстановлением работоспособности по авт.св. Ф 591966, которое содержит блок выборки адресов, основные одноразрядные блоки памяти, шины записи и шины управления (по числу разрядов хранимой информации), резервный одноразрядный блок памяти, элементы НЕ„три группы элементов И и элемент ИЛИ,причем адресные входы основных и резервного одноразрядного блоков памяти подключены к выходам блока выборки адресов, соответствующие шины записи соединены со входами"Запись"основных одноразрядных блоков памяти и с первыми входами элементов И первой группы, вторые входы которых соединены с соответствующими шинами управления, со входами элементов НЕ и с первыми входами соответствующих элементов И второй группы, а выходы элементов И первой группы через элемент ИЛИ со входами "3апись" резервного одноразрядного блока памяти, вторые входы элементов И второй группы соединены с выходом резервного одноразрядного блока памяти, первые входы (7т) Заяв„тель Специальное конструкторское бюро пром,паленной автоматики

3 э

783857 группы, а четвертый выход логического блока является выходом устройства.

При этом логический блок целесообразно выполнить в виде блока, содер жащего элементы ИЛИ-НЕ, И-ИЛИ и И и триггеры, причем выходы элементов

ИЛИ-НЕ подключены к первым входам элементов И, выходы которых соединены" с первыми входами триггеров,входы элементов ИЛИ-НЕ и И-ИЛИ и вторые входы элементов И и триггеров подключены к соответствующим входам

30 логического блока, выходы которого соединены с выходами триггеров и элемента И-ИЛИ.

На фиг. 1 изображена структурная схема предложенного устройства íà 1$ фиг. 2 — структурная схема логического блока.

Устройство содержит (см.Фиг.1) блок выборки адресов 1, основные 24 и резервный 5 одноразрядные блоки щ памяти, первую группу элементов И

6-8,.одни из входов которых соединены с шинами записи 9 устройства, имеющего входы 10. Устройство также содержит элементы НЕ 11-13, вторую группу элементов И 14-16, элемент

ИЛИ 17, третью группу элементов И 1820, элементы ИЛИ 21-23 и логический блок 24, имеющий выход 25. Первый, второй и третий выходы лОгического блока 24 подключены соответственно

К первым входам элементов И первой группы 6-8, ко входам элементов HE

11-13, и к первым входам элементов

И второй группы 14-16, а четвертый выход 25 логического блока 24 явля- 35 ется выходбм устройства.

Логический блок 24 (см. фиг.2) содержит элементы ИЛИ-НЕ 26-28, элемент И-ИЛИ 29, элементы И 30-32 и триггеры 33-35. Выходы элементов 4()

ИЛИ-НЕ 26-28 подключены к первым входам элементов И 30-32, выходы которых соедйнены c ïåðâûìè входами триггеров

33-35. Входы элементов ИЛИ-НЕ 26-28 и И-ИЛИ 29 и вторые входы элементов

И 30-32 и триггеров 33-35 подключены к соответствующим входам блока

24, выходы которого соединены с выходами триггеров 33-35 и элемента

И-ИЛИ 29.

Устройство работает следующим об- ® разом.

При появлении сигнала на первом из входов 10 (отказ одного из блоков

2-4) устанавливается в нулевое состояние триггер 34. По сигналу с вы- 5$ хода триггера 34 подключается резервный блок памяти 5.

При отказе еще одного из основных блоков памяти 2-4 появляются сигналы на втором или третьем входах 10, но при этом триггеры 35 и 33 не переводятся в нулевое состояние, так как элементы И 30, 32 заблокированы сигналом с первого входа 10.

При отсутствии логического блока

24 в резервный блок памяти 5 при наличии двух и более сигналов записывалась бы информация, предназначенная для двух и более основных блоков памяти 2-4.

На вЬцсоде элемента И-ИЛИ 29 появляется сигнал, индицирующий переполнение резерва, т.е. состояние, когда количество отказавших основных блоков памяти оказалось больше имеющихся резервных блоков памяти.

Введение дополнительного логического блока позволяет повысить надежность функционирования запоминающего устройства на 10-12%.

Формула изобретения

1. Запоминающее устройство с автоматическим восстановлением работоспособности по авт. св . 9 591966, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит логический блок, входы которого являются входами устройства,-первый, второй и третий выходы логического блока подключены соответственно к первым входам элементов И первой группы, ко входам элементов НЕ и к первым входам элементов И второй группы, а четвертый выход логического блока является выходом устройства.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что логический блок содержит элеМенты ИЛИ-НЕ, И-ИЛИ и И и триггеры, причем выходы элементов ИЛИ-НЕ подключены к первым входам элементов И, выходы которых соединены с первыми входами триггеров, входы элементов ИЛИ-HE и И-ИЛИ и вторые входы элементов И и триггеров подключены к соответствующим входам логического блока, выходы которого соединены с выходами триггеров и элемента И-ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское -свидетельство СССР

9 591966,кл. G 11 С 29/00, 1976 (прототип).