Устройство для преобразования параллельного кода в последовательный

 

Союз Советских

Социалнстических

Республик, «3ЭО.» !АЙ m785865

О П И C А Н И К

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено 080179 (21) 2709515/18-24 (51) с присоединением заявки ЙоГосударственный комитет

СССР ао делам изобретений и открытий

G F 5/04 (23) Приоритет

Опубликовано 071280, бюллетень Йо 45

Дата опубликования описания 07.1280 (53) УДК 881.З (088.8) (72) Авторы изобретения

A.Ñ.Ìàëàõîâ и Э.М.Сосни (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫИ

Изобретение относится к обдасти вычислительной техники и может быть использовано для преобразования параллельного двоичного кода в последовательный двоичный код. 5

Известны устройства для параллельно-последовательного и последовательно-параллельного преобразования кодированного двоичным кодом сигнала, у которых сигналы яа выходах импульс- 10 ного распределителя формируются при помощи двоичного счетчика и соединенной с ныходами двоичного счетчика схемой совпадения. С j-ro ныхода схемы совпадения сигнал снимается тогда и 15 только тогда, когда двоичный счетчик сосчитал в. дноичной системе число

Последовательный код снимается с выхода схемы ИЛИ, входы которой подключены к выходам схемы совпадения (1).

При увеличении разрядов преобразуемого кода в устройстве усложняются двоичный счетчик и схема совпадения и увеличивается необходимое количество входов схемы ИЛИ. 25

Наиболее близким техническим решением к изобретению является устрой,ство для преобразования параллельного кода в последовательный (2), содержащее генератор импульсов, выход 30 которого соединен с информационным входом счетчика, выходы которого соединены с дешифратором. Выходы дешифратора соединены с первой группой входов блока элементов И, вторая группа входов которого соединена с выходами регистра. Информационные входы регистра подключены к входным шинам, а управляющий вход соединен с выходом блока управления. Выходы бло ка элементов И соединены со входами элемента ИЛИ, выход которого подключен к выходной шине.

Преобразование параллельного кода; в последовательный происходит путем поочередного подключения выходов регистра через элементы И на вход элемента ИЛИ, а затем к выходной шине.

Выбор нужного элемента И осуществляется с помощью дешифратора и определяется состоянием счетчика.

В этом устройстве унеличение разрядности преобразуемых кодон приводит к увеличению количества необходимых элементов блока элементов И и входов схемы ИЛИ, равное количеству разрядов н преобразуемом коде; разрядности счетчика, так как количество состояний счетчика должно быть не меньше количества разрядов преоб78586

Раэуемого кода и количества схем совпадения дешифратора и их усложнению.

Целью изобретения является упрощение устройства при увеличении количества входных шин.

Эта цель достигается тем, что устройство для преобразования параллельного кода в последовательный, содержащее генератор импульсов, счетчик, дешифратор, синхронизатор и элементы

И, причем первый выход-синхронизатора подключен к установочному входу счетчика, вход которого соединен с выходом генератора импульсов, а вы- . ходы счетчика — с выходами дешифратора, выходы которого соединены с пер- 15 ными входами элементов И, выходы которых подключенч ко входам элемента

ИЛИ,выход которого является выходом устройства, содержит и сдвиговых регистров. Входы j ro сдвигового ре- Щ гистра подключены к входам устройства (j=l...,è; k j, j+n,...,j+7n), причем выходы сдвиговых регистров соединены со вторыми входами элементов И, управляющие входы разрешения сдвига сдвиговых регистров соединены с первыми входами соответствующих элементов И,управляющие входы разрешения приема кода соединены со вторым выходом синхронизатора.

На чертеже представлена структурная схема устройства для преобразования параллельного кода в последдвательный.

Устройство содержит и сдвиговых регистров 1, элементы И 2, генератор 35

3, синхронизатор 4, дешифратор 5, входы которого подключены к выходам счетчика б, а выходы — к пернымнходам элементов И 2 и управляющим входам разрешения сдвига регистров 1, 3-й выход дешифратора 5 подключен к первому входу элемента И 2 и управляющему входу разрешения сдвига j-ro регистра 1. Выход j-ro регистра 1 подключен ко второму входу j-го элемента И 2.

Входы элемента ИЛИ 7 подключены к выходам элементов И 2., а его выход к выходной шине устройства. Выход генератора 3 подключен к счетному входу счетчика 6. Первый выход блока о управления 4 подключен к установочному входу счетчика, а второй выход - к управляющим входам разрешения приема кода, которые подключены к входным шинам 8 устройства. 55

Перед началом работы со второго выхода синхронизатора 4 на управляющие входы разрешения приема кода регистров 1 поступает сигнал, по которому в регистры записывается подле- ц жащий преобразованию параллельный код.

С первого ныхода блока управления 4 ,поступает сигнал на счетчик 6, по которому он устанавливается в исход ное состояние Импульсы, поступающие от генератора 3 на счетный вход счетиика 6, изменяют его состояние. В результате на выходах дешифратора 5 появляются сигналы, которые поступают на первые входы элементов И 3,отпирают поочередно иэ этих элементов для-- передачи информации с выходов регистров -1 через элемент ИЛИ 7 на выходную шину. Сигналы с выходов дешифратора 5 поступают также на управляющие входы разрешения сдвига регистрон 1, причем импульс сдвига. подается на регистр 1 в следующем такте, после того, как информация с его выхода через выбранный элемент И 2 поступила на нход элемента ИЛИ 7.

В результате частота сдвига информации н регистрах 1 в и раэ меньше частоты выдачи последовательного кода на выходе шины устройства. Число элементов И 2, число входов элемента ИЛИ 7 и число состояний счетчика равны числу сдвиговых регистров, которое меньше числа разрядов н преобразуемом коде. .Формула изобретения

Устройство для преобразования параллельного кода в последовательный, содержащее генератор импульсов, счет-чик, дешифратор, синхронизатор и элементы И,причем первый выход синхронизатора подключен к установочному входу счетчика, счетный вход которого соединен с выходом генератора импульсов, а выходы счетчика соединены со входами дешифратора, выходы которого соединены с первыми входами элементов

И, выхожены которых подключены к входам элемента ИЛИ, выход. которого является выходом устройства, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства при увеличении разрядности преобразуемого кода, оно содержит и сдвиговых регистров,,входы j-ro сдвигового регистра подключены к нходамл устройства (j=l, è, k j j+n, )+7п), выходы сдвиговых регистров соединены со вторыми входами элементов И, управляющие входы разрешения сдвига регистров соединены с первыми входами соответствующих элементов И, управляющие входы разрешения приема кода - со вторым выходом синхронизатора.

Источники информации, принятые во внимание при экспертизе

1. Заявка ФРГ Р 1162408, кл, G 06 F 5/04, 1964.

2. Авторское свидетельство СССР

Р 549804, кл. G 06 F 5/06, 1975 (прототип) .

785865

Составитель В.Кайданов

Техред Н,Бабурка Корректор.М.Шароши

Редактор Л.Утехина

Оилиал ППП Патент, r.ужгород, ул.Проектная,4

Заказ 8845/52 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5