Преобразователь логического уровня

 

Oll HCAHHK

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски н

Социалистических

Республик ()786006 (6I ) Дополнительное к авт. свид-ву(22) Заявлено 08.01.79 (21) 2709422/18-21 (51)M. Кд.

Н 03 К 19/08 с присоединением заявки.%Государственный комитет (23) Приоритет ва делам изобретений и открытий

Опубликовано 07.12 80 Бюллетень № 45 (53) УДК 621.32 (088.8) Дата опубликования описания 10.12.80 (72) Авторы изобретения

В. А. Артеменко и Е. Г. Белый-Ткач (7I) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ЛОГИЧЕСКОГО УРОВНЯ

Изобретение относится к импульсной технике, может быть использовано при проектировании радиоэлектронной аппаратуры.

Известны устройства преобразования уровней логических сигналов для их после5 дующей передачи по линиям связи, содержащие токовый переключатель, принимающий логические сигналы первого уровня и управляемый им выходной усилитель

1а сигналов второго, более высокого уровня

И.

Недостатками известного устройства являются изменение уровня выходного сигнала с изменением сопротивления нагрузки и не оптимальное использование мощности выходных сигналов для образования помехоустойчивого канала.

Кроме того, известны преобразователи логического сигнала, содержащие вход- ной и управляю пий транзисторы, а также усилительный каскад на транзисторах (2).

Недостатками этого устройства являются зависимость уровня выходного сигнала от величины сопротивления нагрузки и низкая помехоустойчивость и надежность прп случайных длительных замыканиях на линии передачи.

Цель изобретения — повышение помехоустойчивости и стабильности выхоцных параметров преобразования.

Лля этого в преобразователь содержаший входной транзистор, усилительный каскад, выполненный на транзисторах, коллекторы которых соединены с выходной шиной, резисторы, диоц и источники питания, введены инвертор, конденсатор и цополнительные резисторы, причем база входного транзистора через соединенные последовательно первый и второй резисторы соединена с выхоцом инвертора, первый вход которого подключен к шине первого источника питания, а второй— к входной шине и через соединенные последовательно третий и четвертый резисторы — к базе первого транзистора усилительного каскаца, эмиттер которого, а также эмиттер входного транзистора сое20

3 78600 динены с общей шиной, при-этом коллектор входного транзистора через пятый резистор соединен с базой второго тран эистора усилительного каскада, а через шестой резистор — с эмиттером послед5 него и с шиной второго источника питания, кроме того, общие выводы первого и второго, а также третьего и четвертого резисторов подключены соответственно через диод к выходной шине и через конденсатор к общей шине.

На чертеже представлена принципиальная электрическая схема устройства.

Инвертор 1 через резисторы 2 и 3 соединен с базой тра»зистора 4, резисторы 5-8, конденсатор 9, усилительный каскад, выполненный на транзисторах

10 и 11, диод 12, шины 13 и 14 источников питания, входная шина (вход)

15, выходная шине (выкод) 16.

Инвертор 1, резисторы 2 и 3, транзистор 4, резисторы 5 и 6, шина 13 составляют канал управления транзистором 10 с задержкой Г, где : — суммарное время задержки сигнала в инверторе 1 транзисторе 4.

Резисторы 7 и 8, конденсатор 9 составляют канал управления транзистором 11 с задержками <2 на отпирание и ; на запирение транзистора 1 1, При этом задержки „. и 5 находятся

2 3 в соотношении

Выбором величи»ы резистора 7 и конденсатора 9 устаневливается неравенст35 во

Г

6 ф устанавливается логическая единица второго, более высокого уровня. При этом не диод 12 подается обратное смещающее напряжение, при этом выходное сопротивление становится равным сопротивлению насыщенного транзистора 10.

При поступлении не вход 15 сигнала логическая "единица" с задержкой 7; закрывается транзистор 10, с задержкой g< p ß., открывается транзистор 1 1; на выходе 16 устанавливается состояние логический нуль", При этом выходное сопротивление становится равным сопротйрлению насыщенного транзистора

11.

При случайном замыкании на линии в интервале времени, когда на входе 15 имеет место состояние логической единицы", изменений в состоянии компонентов устройства»е происходит.

При случайном коротком замыкании на линии в интервале времени, когда на вкone 15 имеет место состояние логический "нуль", обший вывод резисторов

2 и 3 соединяется с общей шиной через диод, смещенный в прямом направлении, транзистор 4, закрываясь, закрывает транзистор 10, ток транзистора 10 падает до нуля.

После снятия короткого замыкания устройство приходит в состояние, соответствуюшее уровню логического сигнала на входе 15.

При воэникповении в линии индуцированных помех последние подавляются уровня выходного сигнала от величины сопротивления нагрузки и высокая степень

45 подавления индуцированнык в линии помех.

При передече логических сигналов устройство работает следующим образом.

При поступлении не вход 15 сигнала

55 логический нуль первого уровня с задержкой " .лкрывеется транзистор 11, с задержкой Т, ) Р открывается транзистор 10, »е выходе 16 устройства исключающее возможность одновременного нахождения в открытом состоянии транзисторов 10 и 11.

Устройство работает следующим образом.

3а исходное состояние принято состояние, при котором логической единице" на входе 1 5 соответствует логический "нуль" на выходе 16. При этом на выходе инвертора 1 и базе транзистора

4 имеет место состояние логического нуля, транзистор 4 закрыт, на базе транзистора 1 1 — логическая единица», транзистор 10 закрыт, транзистор 11 открыт. низкоомным сопротивлением одного из насышенных транзисторов 10 или 11.

При этом уровень полезного сигнала в линии существенно не изменяется.

Таким образом, в преобразователе обеспечиваются минимальная зависимость

Формула изобретения

Преобразователь логического уровня, содержащий входной транзистор, усилительный каскад, выполненный Н8 транзисторах, коллекторы которых соединены с выходной шиной, резисторы, диод и источники питания, о т л и ч а ю щ и йс я тем, что, с целью повышения помехоустойчивости и стабильности выходных параметров, в него введены инвертор, конденсатор и дополнительные резисто786006

/б

Составитель Л. Захарова

Редактор Г. Петрова Текред H. Бабурка Корректор С. Шомак

Заказ 8863/59 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж«35, Раушская наб., a. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ры, причем база входного транзистора через соединенные последовательно первый и второй резисторы соединена с выходом инвертора, первый вкод кото1 рого подключен к шине первого источника, питания, а второй — к входной шине и через соединенные последовательно третий и четвертый реэисторы— к базе первого транзистора усилительного каскада, эмиттер которого, а также эмиттер входного транзистора соеди. иены с обшей шиной, при этом коллектор вкодного транзистора через пятый резистор соединен с базой второго транзистора усилительного каскада, а через шестой резистор — с эмиттером последнего и с шиной второго источника питания, кроме того, обшие выводы первого и второго, а также третьего и четвертого резисторов подключены соответственно через диод к выходной шине и через конденсатор к обшей шине.

Источники информации, принятые во внимание при экспертизе

11

1. Патент США.М 3974402, кл. Н 03 К 19/08, опублик. 13.02.76.

2. Акцептованная заявка Японии

N. 52-17705, кл. Н 03 К 19/00, 1 977.