Интегральный логический элемент и-не

 

I п Т нтиа те н и ческая

4к.оля.от,; 1

ОП И

ИЗОБРЕТЕНИЯ

Союз Советских

- Социалистических

Республик

< 790333

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (51)М. Кл. (22) Заявлено 14. 08. 78 (21) 2655142/18-21 с присоединением заявки ¹ (23) Г1риоритет

Опубликовано 231280. Бюллетень ¹ 47

Дата опубликования описания 23. 12. 80

Н 03 К 19/08

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 325. ,65 (088. 8) (72) Авторы изобретения

В. П. Болдырев, Ю. И. Савотин, А. И. Сухопаров и С. С. шкроб (71) Заявитель.(54 ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

И-HE

Изобретение относится к импульсной технике и пред:;азначено для использования в системах цифровой автоматики.

Известно устройство — логическая схема с повышенным быстродействием, содержащее входной многоэмиттерный транзистор, база которого через первый резистор соединена с первой шиной питания, коллектор — с базой фазорасщепительного транзистора, эмиттер которого соединен с первым входом выходного каскада, диод с коллектором многоэмиттерного транзистора, коллектор — co вторым входом выходного каскада (1) .

Недостаток устройства- низкая помехоустойчивость.

Известно устройство, содержащее входной многоэмиттерный транзистор, эмиттеры которого соединены со входами устройства, коллектор через первый резистор с базой ключевого транзистора, коллектор которого соединен с базой многоэмиттерного выходного транзистора, коллектор которого через второй резистор соединен с шиной питания, первый эмиттер через диод — с выходом устройства и коллекторОм вторбго выходного транзистора, база которого соединена с эмиттером ключевого транзистора и через третий резистор с общей ши,ной, второй эмиттер многоэмиттерного

5 выходного транзистора через резистор соединен с базой транзистора обратной связи, коллектор которого через резистор соединен с базой ключевого транзистора, а эмиттер — с общей

1О шиной (2) .

Недостаток устройства — невысокое быстродействие н недостаточная помехоустойчивость.

Цель изобретения — повышение помехоустойчивости и быстродействия.

Поставленная цель достигается тем, что в устройство, содержащее входной многаэмиттерный транзистор, эмиттеры которого соединены со входами устЩ ройства, коллектор — со входом диодной сборки и через первый резистор с первой шиной питания, выход диодной сборки оединен с базой ключевого транзистора, коллектор кото25 рого соединен со входом выходного каскада, эмиттер — со второй шиной питания, дополнительно введены пЕрвый, второй и третий транзисторы, .и второй резистор, база первого транзистора соединена с коллектором и

790333 базой ключевого транзистора, эмиттер — со второй шиной питания, коллектор — с эмиттером второго и базой третьего транзисторов, база второго транзистора соединена с коллектором третьего транзистора и базой входного многоэмиттерного транзистора, коллектор — с эмиттером третьего транзистора и через второй резистор — с первой шиной, питания.

На фиг. 1 изображена принципиаль,ная схема устройства, на фиг. 2 диаграмма, поясняющая его работу.

Устройство содержит входной многоэмиттерный транзистор 1, эмиттеры которого соединены со входами устройства, коллектор через первый резистор 2 с первой шиной питания, со входом диодной сборки 3, выход которой соединен с базой и коллектором ключевого транзистора 4, входом выходного каскада на транзисторе 5, базой первого дополнительного транзистора 6, коллектор которого соединен с эмиттером второго дополнительного транзистора 7 и базой третьего дополнйтельного транзистора 8, коллектор которого соединен с базами транзисторов 1 и 7, а эмиттер с коллектором транзистора

7 через второй резистор 9 — с первой шиной питания, резистор 10 выходного каскада.

Устройство работает следуюищм образом.

При подключении всех входов транзистора 1 к нысокому логическому уровню напряжения транзистор 1 выключен и величина опорного тока, определяемого резистором 2, диодом сборки 3 и транзистором 4 равна где V — падение напряжения на открытом р-и-переходе

Š— напряжение питания логической схемы.

Известно, что если несколько транзисторов работают под одним и тем же напряжением, то их эмиттерные токи относятся как площади их эмиттеров. Так как коллекторный ток отличается от тока эмиттера на величину тока базы, для больших значений коэй1>>ициентов усиления

PN, т.е. фМ ) 1 можно утверждать, что и токи коллекторов относятся каю площади эмиттеров. Иэ фиг. 1 ви>>1о, что падение напряжения на участке база-эмиттер транзистора 4 может быть использовано .для фиксации то> а в транэиторах 5 и 6. Таким образом, ток коллекторов транзисторов

5 и б равен

Е -2V о о о (z)

К5 К6 On. ВКЛ. 11

Напряжение на эмиттере транзистора 8 будет равно (3) б

Подставляя вместо 3 6 в уравнении

Кб (3) его значение, определяемое уравнением (2), получаем

R -ч =E(g- — )+Ч (2- — -)) Š— 21>о 1> Я э а о o k о я

На выходе логической схемы устанавливается значение логического "нуля"

<>О " о х вы о=е к5 о= (р )+2 Ъ

R 2

Подбирая .необходимое соотношение между номиналами резисторов выходного каскада R и Й2, можно получать

1 д азличные урон ни 0в,„при согласовании с другими типами микросхем (ТТЛ,,ЭСЛ и др. ) . Режим работы транзисторов является активным и определяется отношением сопротивлений резисторов Я2, Р9, „о . При низком уровне напряжения на одном или нескольких входах резистор 1 включается только в том случае, если уровень напряжения ниже потенциала U>7, определяемого уравнением 3, причем порог

25 включения транзистора 1 можно устанавливать отношением резисторов — для кривой 11 он равен 1 для

R p.

1 кривой 12 — 0,9 для кривой 13

0,8.

ЗО Из графиков следует, что с помощью величины отношения резисторов можно так же менять порог

Rg выключения логической схемы, а вместе с тем и ширину петли гистереэиса. При включении транзистора 1 ток коллектора за счет цели обратной связи равен

: E 2уо. (6) кл, оп, $KA

Ток базы этого транзистора обеспечивается током коллектора р-п-р транзистора 8. Поэтому для тока базы р-п-р транзистора 8 можно за писать ол,ВВл,, (т)

45 5 ц. р где )>1p — коэффициент усиления р-п-р транзистора 8.

Ток базы 24 определяется током

О коллектора транзистора б, который, в свою очередь, так же, как и ток коллектора транзистора 5 „ фиксируется током токоотвода 7 on. выкл. оп. ьыкл. ол.вв лл. и Sp

Таким образом, н выключенной схеме протекает следующий ток

J =3 în. вкпб. аа

ы 864КА К6 5b)9A К5 a6®Rn

При высоких значениях p N и р т.е. яй > 1 и pp 1, величинами этих токов можно пренебречь. Тогда

65 на выходе логической схемы воэника790333 ет высокий потенциал, равный примерно напряжению питания схемы, а потенциал на эмиттере и-р-п транзистора 7 равен з - E уo

Такое состояние схемы, которое характеризуется активным режимом работы транзисторов в области микротоков поддерживается цепью обратной связи. Действительно, предположим, что транзистор 1 входит в насыщение, т.е. потенциал на коллекторе станет ниже напряжения отпирания двух переходов. Тогда ток в цепи опорного тока станет равным нулю, станет равным нулю и ток коллектора транзистора 6, который через р-п-р транзистор 8 определяет базовый .ток транзистора 1. В результате обратной связи транзистор 1 выключится и потенциал на его коллекторе установится равным падению напряжения на двух открытых р-и-переходах . В результате этого ток в цепи опорного тока возрастает, возрастает и ток коллектора транзистора Ь. И, как следствие, появится ток базы транзистора

1, что приведет к его включению и отбору части тока из цепи опорного тока и т.д.

Токи в установившемся режиме были вычислены выме. Следует сказать что потенциал на коллекторе транзистора 1 в обоих режимах практически меняться не будет, хотя ток через диод сборки 3 и транзистор 4 в режиме выключения и включения изменяется в р Вп раз. Это произойдет потому, что зависимость тока и напряжения через открытый р-п-переход является экспотенциальной. Переклю- чение схемы во включенное состояние .(кривая 11) произойдет только в том случае, когда напряжение на всех входах станет равным или выше напряжения на коллекторе входного многоэмиттерного транзистора 1 и будет равно напряжению двух последовательно -включенных р-и-переходов диода сборки 3 и транзистора 4. В этом случае не происходит отбор тока от цепи опорного тока. Транзистор 1 работает в инверсном режиме работы до тех пор, пока напряжение на эмиттере транзистора 7 не начнет падать за счет возрастания тока коллектора транзистора б и не установится равным напряжению, определяемому уравнением (3) .

В установившемся режиме транзи.стор 1 выключится. В этом случае логическая схема установится в состояние, описанное выше. Другим примером выполнения этого устройства может служить наличие в диодной сборке 3 двух диодов. Включение двух диодов может быть использовано при необходимости с."лещения уровня поро-, 5

Повышение помехоустойчивости достигается за счет того, что порог

d0 с5 га включения логической схемы в область больших напряжений (кривая 18), Таким образом, включая два или более диодов в диодную сборку 3, можно, при необходимости, сдвигать уровень порога включения логической схемы. С точки зрения температурной зависимости уровней согласования наиболее приемлемым является включение в диодную цепь одно о диода.

Таким образом, увеличение быстродействия логической схемы, выполняющей Аункцию ЗИ-НЕ, достигается активным режимом работы всех транзисторов и неполным их выключением. срабатывания открытой и закрытой схемы не завнсит от напряжения питания, а ширина петли гистерезиса зависит QT отношения двух резисторов.

Известно, что в составе одной полупроводниковой схемы сопротивление имеет малый относительный технологический разброс и близкие температурные коэффициенты. Поэтому обеспечивается более высокая точность и температурная стабильность пороговых напряжений.

Использование предлагаемого логического элемента в цифровых вычислительных машинах, выгодно отличает его от известного, так как увеличивается быстродействие таких схем и повышается их надежность.

Формула изобретения

Интегральный логический элемент

И-НЕ, содержащий входной многоэмиттерный транзистор, эмиттеры которого соединены со входами устройства, коллектор — со входом диодной сборки, через первый резистор с первой шиной питания, выход диодной сборки соединен с базой ключевого транзистора, эмиттер которого соединен со второй шиной питания, а коллектор со входом выходного каскада, о тл и ч а ю шийся тем, что, с целью повышения быстродействия и помехоустойчивости, в него дополнительно введены первый, второй и третий транзисторы, второй резистор, база первого транзистора соединена с коллектором и базой ключевого транзистора, эмиттер — со второй шиной питания, коллектор — с эмиттером второго и базой третьего транзисторов, база второго транзистора — с коллектором третьего транзистора и базой входного многоэмиттерного транзистора, коллектор — с эмиттером

790333 третьего транзистора и через второй резистор - c первой шиной пита ния.

1. Шагурин И. И. Транзисторнотранзисторные логические схемы. М., 1974, с. 93.

2. Наумов Ю. E. и др. Помехоустойчивость устройств на интегральных логических схемах.,М,,1975,с,б8.

Источники информации, принятые во внимание при экспертизе — Ф

08 Я l6

Заказ 9075/67 Тираж 995 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель "J. Фирстов

Редактор Е. Лушникова Техред Н,Граб Корректор О. Ковинская