Устройство для регулируемого запаз-дывания

 

1т,Я.ТЕ

Союз Советских

Социалистических

Ресиублик тибпи .по..:-.4

ИЗО6Р ЕТЕ Н И Я

«»794609

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву— (22) Заявлено 02.01.79 (21) 2705420/18-24 с присоединением заявки— (23) Приоритет— (43) Опубликовано 07.01.81. Бюллетень № l (45) Дата опубликования описания 12.02.81 (51) 1 Кл з С 05 В 7/00

Государстееинмй комитет ио делам изооретеиий и открытий (53) УДК 62-50 (088.8) (72) Авторы изобретения

М. В. Клеванская, Б, И. Конторович и Е. Д. Лебедев

Научно-исследовательский институт тяжелого машиностроения (71) Заявитель (54) УСТРОЙСТВО РЕГУЛИРУЕМОГО ЗАПАЗДЫВАНИЯ

Предлагаемое устройство регулируемого запаздывания предназначено для исполь. зования в электротехнических установках различного назначения, в частности в регуляторах при автоматизации станов холодной прокатки.

Известны устройства, осуществляющие регулируемое запаздывание аналоговых сигналов (1).

Из известных устройств регулируемого запаздывания наиболее близким по технической сущности к изобретению является устройство регулируемого запаздывания (2), содер>кащее блок запоминания, вход которого соединен со входом устройства, первый управляющий вход — с выходом блока управления, второй управляющий вход— со входом блока управления и выходом преобразователя напряжение — частота, вход которого соединен со входом частотно-широтно-импульсного преобразователя и с управляющим входом устройства.

При подаче напряжения на выходе устройства сигнал появляется через промежуток времени, величина которого определяется напряжением на управляющем входе устройства. Однако на его вход подается непрерывный аналоговый сигнал, а на выходе сигнал имеет ступенчатую форму, причем длительность ступенек находится в прямой зависимости от времени запаздывания.

Для повышения точности воспроизведения сигнала на выходе устройства необходи мо восстанавливать выходной сигнал.

Применение фильтров для сглаживания вносит фазовую погрешность, а следовательно, погрешность времени запаздывания.

Для применения аппроксимирующих устройств требуются два ступенчатых сигнала, сдвпнутые во времени относительно друг друга на величину одной ступеньки. Коммутатор в блоке построен так, что запоминающие емкости последовательно подключают15 ся к общей шине записи-считывания и после считывающего ключа можно получить только один ступенчатый сигнал.

Целью изобретения является повышение точности передачи входного сигнала.

20 Поставленная цель достигается тем, что предложенное устройство дополнительно содер>кит последовательно соединенные блок задержки сигнала, первый сумматор, . ключ, интегратор и второй сумматор. Управляющие входы блока задержки и интегратора соединены с выходом преобразователя напряжение — частота. Управляющий вход ключа соединен с выходом частотно-широтно -импульсного преобразователя, второй вход первого сумматора — со

794669 входом блока задержки сигнала, второй вход второго сумматора — с выходом олока задержки сигнала.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг, 2 — вре ленная диаграмма его работы.

Устройство регулируемого запаздывания содержит преобразователь напряжение — частота 1, блок запоминания 2, блок управления 8, блок задержки сигнала 4, сумматоры 5 и б, ключ 7, интегратор 8 и частотно-широтно-импульсный преобразователь 9.

Устройство работает следующим образом.

Входной сигна.л U,, сдвигается во времени при помощи блока 2. Время сдвига определяется величиной управляющего напряжения на входе преобразователя 1. На выходе блока 2 напряжение имеет ступенчатую форму, причем длительность ступенек определяется периодом следования импульсов на выходе преобразователя 1.

В короткие моменты действия импульсов от преобразователя 1 ступенчатое напряжение поступает на вход блока 4 и запоминается на период следойани импульсов преобразователя 1, поэтому на выходе блока 4 действуют ступенчатое напряжение, сдвинутое относительно входного на вре мя, определяемое длительностью ступеньки.

Разность двух соседних ступенек поступает на интегратор 8 через ключ 7. В результате формируется цилообразное напряжение линейной добавки (емкость интегратора периодически разряжается в моменты действия импульсов с преобразователя 1).

Линейная добавка суммируется со ступенчатым напряжением с выхода блока 4, восстанавливая тем самым форму выходного сигнала.

Поскольку запаздывание, обеспечиваемое устройством, автоматически регулируется изменением управляющего напряжения U, то при изменении запаздывания изменяется и длительность ступенек ступенчатого напряжения, а следовательно должна автоматически изменяться и постоянная интегрирования интегратора 8. Это достигается последовательным включением ключа 7 на входе сумматора 5, который коммутируется от блока 9, управляемого тоже от напряжения U,, Сопротивление в цепи интегрирования при этом изменяется

˄— общее сопротивление в цепи интегрирования;

1,„— сопротивление на входе интегратора;

1: Т вЂ” относительная длительность импульсов с блока 9, которая находится в линейной зависи мости от U, где

10 Таким ооразом, предлагаемое устройг ство регулируемого запаздывания позволяет не только производить точный временной сдвиг сигнала, но и получить на выходе сигнал кусочно-линейной формы. Это позволяет повысить точность передачи сигнала и в результате расширить область применения устройств регулируемого запаздывания.

Формула изобретения

Источники информации, принятые во

M внимание при экспертизе..

1. Дрогановский С. А. и др, Устройства запаздывания и их применение в автоматических системах. М., «Машиностроение», 1966, с. 26 — 33.

2. Сборник «Электротехническая промышленность», серия «Электропривод», вып. 8(7О), 1978, с. 38 — 41 (прототип).

Устройство регулируемого запаздывания, содержащее блок запоминания, вход

25 которого соединен со входом устройства, первый управляющий вход — с выходом блока управления, второй управляющий вход — со входом блока управления и выхочом преобразователя напряжение — ча30 стота, вход которого соединен со входом частотно-широтно-импульсного преобразователя и с управляющим входом устройства, отличающееся тем, что, с целью повышения точности работы устройства, 30 оно содержит последовательно соединенные блок задержки сигнала, первый сумматор, ключ, интегратор и второй сумматор, причем управляющие входы блока задержки и, интегратора соединены с выхо40 дом преобразователя напряжение — частота, управляющий вход ключа соединен с выходом частотно - широтно - импульсного преобразователя, второй вход первого сумматора — со входом блока задержки сиг45 нала, второй вход второго сумматора — с выходом блока задержки сигнала.

Составитель Г. Нефедова

Техред A. Камышннкова

Редактор Л. Утехина

Корректор С. Файн

Тип. Харьк. фил. пред. «Патент»

Заказ 1761/129 Изд. № 131 Тираж 951 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

113035, Москва,.Ж-35, Раушская чаб., д. 4/5