Делитель частоты следованияимпульсов c переменным коэффициен-tom деления

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СИИ ЕТИЛЬСТВУ

Союз Советских

Соцнаинстнчесмнх

Республик н 8О9580 (61) Дополнительное к авт. сеид-ву (53)М. Кл. (22) Заявлено 09. 04. 79 (21) 2747786/18-21 с присоединением заявки ¹ (23) Приоритет

Н 03 K 23/00

Государственный комитет

СССР ао делам изобретений и открытий

Опубликовано 28.023"-. Бюллетень ¹ 8 (53) УДК б 21.

374 44 (088 8) Дата опубликования описания 29. 02. 81 (72) Автор изобретения

Л. П. Самарская (71) Заявитель (54 ) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ

Изобретение относится к импульсной технике и может использоваться в цифровых устройствах, при построении синтезаторов частоты и блоков опорной частоты.

Известен делитель частоты следования импульсов, содержащий двоичный счетчик импульсов, логические элементы, триггер управления и два дешифратора (1j.

Недостатком этого устройства является недостаточное быстродействие, Наиболее близким по технической сущности к предлагаемому является делитель частоты следования импульсов с переменным коэффициентом деления, содержащий счетчик импульсов, блок установки, блок опознавания конечного состояния счетчика, вход которого соединен с выходом счетчика импульсов, вход которого соединен с выходом блока установки, и вентили )2.).

Однако это устройство, обеспечивая повышенное быстродействие, обладает невысокой стабильностью выходного сигнала.

Цель изобретения — повышение стабильности частоты выходного сигнала.

Поставленная цель достигается тем, что в делитель частоты следования импульсов с переменным коэффициентом деления, содержащий счетчик импульсов, информационные входы которого соединены с выходами блока установки, а выходы — со входами блока опознавания, введены триггеры и логический элемент, первый вход которого соединен с входной шиной, остальные входы — с выходами триггеров, первые входы которых подключены к выходу блока опознавания, вторые входы первого и второго триггеров к входной шине, второй вход третьего триггера вЂ, к дополнительной входной шине, а первый и второй выходы логического элемента соединены соответственно со счетным входом счетчика импульсов и входом блока установки.

На чертеже изображена структурная электрическая схема делителя частоты следования импульсов.

Он содержит блок 1 установки начального состояния счетчика импульсов, счетчик 2 импульсов, блок 3 опознавании конечного состояния счетчика импульсов„ триггеры 4-6

30 логический элемент 7.

809580

Цифрами 8 и 9 обозначены входная шина и дополнительная входная шина, цифрами 10-12 — выходы элемента 7, а цифрами 13-16 — выходы триггеров 4-6.

Устройство работает следующим обраэом.

На шину 8 подается импульсная последовательность с частотой Fo и скважностью, равной двум.

На шину 9 поступает потенциальный сигнал ("0" и "1" ), определяющий один из двух режимов работы делителяг период выходного сигнала кратен полупериоду входных импульсов, период выходного сигнала кратен периоду входных импульсов..

Элемент 7 вырабатывает на своих. выходах 10-12 сигналы, соответствующие логическим формулам

U 0е» 0м FoU Un 0 з Fo (1)

0ю " 0М (2) З)

Оаа u, u>a Fо (3) .

Ра, - соответственно частоты прямой и проинверткрованной входной последовательности импульсов Я

Од - напряжение на прямом выходе триггера 4;

О - напряжение на прямом выходе триггера 5у

U g, Uqg - соответственно напряже- З(). ния на прямом к инверсном выходах триггера 6.

Рассмотрим подробнее работу делителя для случая, когда период выходного сигнала кратен полупериоду входной частотыу Tвe ° р (4) где Т - период выходного сигналау

То- период входного скгналар

Р - нечеткое чксло..Для конкретности примем Р 9.

Тогда в течение работы делителя в блоке 1 хранится число й, равное це-. лой часты — (в данком случае В 4). з

Hi шкив 9 устанавливается уровень, например "1", который, поступая ка управлякв кй вход триггера 6, разрешает. его функционирование как счетного трйггера.

В иачальийй момент времени в бЛоке 1 к счетчике 2 находится число

М4, иа выходе блока 3 сигнал отсутствует триггеры 4-6 находятся в сброшенном состоянии (0,4 О, Q jw0, 0<» 9) элемент 7 - в закрытом состоянии по выходам 10 и

11, à по выходу 12 - в подготовленном состоянии, С поступлением на шкну 8 делите-. ля импульсной последовательности Рв., оиа проходит через элемент 7. на 46 вход счетчика 2. С приходом четвертого импульса, который в нашем случае является последним в первом цик ле счета, блок 3 определяет конечное . состояние ечетчкка 2 и выраба- 63 тывает сигнал, поступающий на установочные входы триггеров 4 и 5 н на счетный вход триггера б.

Состояние триггеров изменяется, причем триггеры 4 и б перебрасываются непосредственно по сигналу с блока

3, а триггер 5 переключается по заднему фронту последнего импульса цикла счета, так как ему на вход синхронизации подается входная последовательность импульсов с шины 8 делителя.

В соответствии с логическими вйражениями (1) и (2) на выходах 10 и 11 элемента 7 формируются им-: пульсы, совпадающие с паузой, последнего в первом цикле счета периода входной последовательности.

С выхода 10 сигнал поступает на выход делителя, а с выхода 11 на вход блока 1 и тем самым счетчик

2 переводится в начальное состояние. Сигнал на выходе блока 3 отсутствует.

Следующий, в нашем случае пятый, импульс входной последовательности является первым во втором цикле счета. Кроме того по переднему фронту этого импульса возвращается в исходное состояние триггер 4, а по заднему фронту — триггер 5.

Триггер 6 сохраняет свое состояние.

Второй цикл счета протекает аналогично первому в части работы блока 3 и триггеров 4 и 5. Но если в первом цикле счета триггер б по сигналу с блока 3 переключался иэ

"О" в "i", то во втором цикле он по сигналу с блока 3 переходит из состояния "1" в состояние "0". В связи с этим на вкодах элемента 7 присутствует комбкнация сигналов отличная от комбинации в первом цикле. В соответствии с логическими формулами (1), (2) и (3) на выходе

10 элемента 7 вырабатывается сигнал, совпадающий с импульсом входной последовательности Гп следующим эа последним во втором цикле счета, т.е. с пятым импульсом входной частоты а samoA 12 блокируется на speся этого импульса, тем самым в последовательности импульсов, поступающих с выхода 12 элемента 7 на вход счетчика 2, пропускается один импульсу на выходе 11 элемента 7 сигнал установки счетчика 2 в начальное состояние образуется так же, как и в первом цикле счета.

Таким образом использование сигнала с триггер б, меняющего свое состояние через каждый цикл счета по переднему фронту импульса с блока 3, позволяет получать на выходе делителя выходной сигнал, совпадающий попеременно то с паузой, то с импульсом входной последовательности F,, 809580 и, следовательно, период выходного сигнала задается кратным полупериоду входноф частоты. При Р=9 получаем Т=9 — ó °

Кроме того, использование для получения выходной последовательности импульсов сигналов с триггеров

4 и 5, сдвинутых друг относительно друга на половину периода входной частоты, обеспечивает малые и рав ные задержки выходных импульсов, которые определяются задержкой в элементе 7 и не зависят от задержки в блоке 3, а также от задержки переключения триггеров 4 и 5. Если применяемая для построения делителя элементная база позволяет осуществлять логическую функцию И (ИЛИ) путем монтажа,то задержка выходного сигнала относительно входного определяется задержкой одного вентиля выбранной элементной базы.

В случае необходимости задания периода выходных импульсов равным целому числу периодов входной час.тоты Гв в блок 1 записывается число и = — 1 (в этом случае число

P четное). Например, если Р = 10, то в блок 1 записывается число 4, но в отличие от предыдущего случая на шину 9 делителя подается уровень

"0", который удерживает триггер 6 все время в сброшенном состоянии.

В связи с этим каждый цикл счета делителя протекает аналогично второму циклу счета предыдущего случая, т.е. постоянно выходной сигнал совпадает с импульсом входной частоты

F>, и постоянно пропускается соответствующий импульс в последовательности, поступающей на счетный вход счетчика 2. При Р = 10 на выход делителя будет проходить каждый пятый импульс и, следовательно, Т = 10. ф,.

Таким образом, применение в известном делителе частоты следования импульсов с переменныи коэффициентом деления новых элементов - трех триггеров и логического элемента — позволяет вырабатывать частоту выходного сигнала с повышенной точностью не увеличивая частоту входных импульсов, причем выходная последовательность импульсов строго равномерна и имеет малую задержку относительно входного сигнала, определяемую задержкой одного вентиля выбранной элементной базы.

Формула изобретения

Делитель частоты следования импульсов с переменным коэффициентом деления, содержащий счетчик импульсов, информационные входы которого соединены с выходами блока установки, а выходы — со входами блока

20 опознавания, о т л и ч а ю щ и йс я тем, что, с целью повышения стабильности частоты выходного сигнала, в него введены триггеры и логический элемент, первый вход котоg$ Рого соединен с входной шиной, остальные входы - а выходами триггеров, первые входы которых подключены к выходу блока опознавания, вторые входы первого и второго триггеров— к входной шине, второй вход третьего триггера - к дополнительной входной шине, а первый и второй выходы логического элемента соединены соответственно со счетным входом счетчика импульсов и входом блока установки.

Источники информации, .принятые so внимание при экспертизе

1. Авторское свидетельство СССР

9 624371, кл. Н 03 К 23/00,06.12.76.

2. Лейнов М.Л. и др. Цифровые де-

40 лители частоты на логических элементах. N., "Энергия", 1975, с. 103

809580

Составитель О.Кружилина; о С Шевченко Тех едМ.Табакович Ко екто Н.Стец р 999 Подписное

ВНИИПИ Государственного комитета СССР, по делам изобретений и открытий

113035 Москва Ж-35 Ра шск

Филиал ППП "Патент, г. Ужгород, ул. Проектная,