Устройство для программногоуправления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТИЛЬСТВУ

Сееоэ Советских

Социалистических

Реслублик .

< 817665 (61) Дополнительное к авт, санд-ву(22) Заявлено 250579 .(2t) 2769278/18-24 с присоединением за»вкн М (51)pA. Кл

G 05 В 19/18

Госудвретеенный комитет

СССР во делам изобретений

» открытий (23) Приоритет

ОпуьлииованО 300381.Üþëëåòåíü Й9 12 (53) УДК 621-503. . 55 (088. 8) Дата опубликованн» описания 300381 (И) Авторот нзооретення

Э.Н. Волгин, В.В. Юрьев и Н.А. Дунаев с; —;;с:;, (7Ц 3а»витель (54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к автоматическим устройствам дискретного типа и предназначено для решения логических задач управления исполнитель. $ ными элементами пневмогидравлических систем в реальном масштабе времени.

Известны устройства данно о класса, содержашие програьсхный блок, дешнфраторы, регистры,, логический : 30 блок, блоки памяти, формирователи признаков опроса, запоминающее устройство,.устройство управления и логическое устройство (I), Наиболее близким к предлагаемому техническим решением является устройство, содержашее задающий генератор, подключенный к делителю частоты, адресный счетчик, делитель частоты эапоминакххее устройствоу щ выходы которого через переключатель соединены со входами регистра (2) .

Однако в известных устройствах длительность такта обработки информации такими программно-логическими устройствами состоит иэ двух частей времени выборки команды иэ эапоминаюшего устройства (Зу), где она хранится, и времени выполнения операций по этой. команде. Известные устройства не обеспечивают совмещения времени выборки команд иэ ЭУ с временем выполнения операций по командам. Это накладывает жесткие требования к быстродействию ЗУ и .Увеличивает время решения логических задач управления.

Цель изобретения - повышение быстродействия устройства.

Поставленная це3ть достигается тем, что в устройство для программного управления, содержащее последовательно соединенные генератор импульсов, делитель, счетчик, блок постоянной. памяти, коммутатор, регистр команд, логический блок и блок оперативной памяти, второй вход которого соединен со вторым выходом регисгра команд и со входом блока ввода информации, выходом соединенный со вторым входом логического блока, и блок управления, выходом соединен-ный со вторым входом счетчика, введены формирователь импульсов переноса и формирователь тактов, входами соединенный со вторыми выходами дели;теля, первыми выходами - с третьими . входаМи логического блока, а вторым выходом через Формирователь импульса

817665

d0

65 переноса - со вторым входом коммутатора и регистра.

На фчг. 1 представлена блок-схема программного устройотва1 на фиг.2 временная диаграмма .его работы, Устройство содержит генератор 1, делитель 2, счетчик 3, блок 4 постоянной памяти, формирователь 5 последовательности тактов, формирователь 6 импульсов переноса, коммутатор 7, регистр 8 команд, логический функциональный блок 9, блок 10 оперативной памяти, блок 11 ввода информации и блок 12 управления.

Устройство работает следующим образом.

Задающий генератор .1 вырабатывает последоваТельность прямоугольных импульсов высокой частоты. Делитель

2 вырабатывает импульсы:U> тактовой частоты, которые подаются на вход адресного счетчика 3, вырабатывающего адреса массивов и команд массивов 0 программы управления объектом, хранимой в блоке 4. Формирователь 5 на каждом такте работы устройства вырабатывает последовательность тактов, которая равноценно с командой участвует в обработке информации.

Формирователь 6 импульсов переноса управляет импульсом U коммутатором

7, разрешающим запись команд в регистр 8. Он же обеспечивает стирание импульсом 0 предыдущей команды в регистре 8 йеред записью последующей.

Логический функциональный блок 9. производит обработку поступающей на его входы информации с блока 10 оперативной памяти и блока 11 в соответствии с кодом операции, поступающим с первых выходов регистра

8 команд, и поэтапно — в соответствии с сеткой тактов. Блок 12 управления обеспечивает управление считыванием команд иэ блока 4 в различных режимах работы систем объекта управления. Процесс обработки информации тактируется. Промежуток времени, за который считывается из блока 4 одна команда и производятся по команде операции в блоках программно-логического устройства, составляет такт работы устройства.

Промежуток времени, эа который считываются все команды, реализующие алгоритм управления,.составляет цикл работы устройства.

Совмещение времени выборки команды из йЗУ с временем выполнения .операций по предыдущей команде осуществляется следующим образом.

В исходном состоянии регистр

8 команд обнулен, на счетчике 3 выставлен нулевой адрес, команда иэ блока 4, считанная по нулевому адресу, присутствует на входах коммутатора 7. Импульсы с генератора 1 поступают на делитель 2. Формирователь 5 выдает серию тактов U

26

УВ 1 ивпв логический блок 9.

Но поскольку необходимым и достаточным условием обработки входной информации логическим блоком 9 является наличие команды с выхода регистра 8 и сетки тактов с формирователя 5, то при обнуленном регистре 8 команд входная информация на первом такте работы программно-логического устройства не обрабатывается. В регистр 8 команда запишется только в конце первого такта по управляющим сигналам U и когда прошла последовательность микротактов, Таким образом, в первом такте работы устройства происходит пропуск команды.

Во втором и всех последующих тактах цикла производится обработка информации по ксманде Up, считанной иэ блока 4 в предыдущем такте и записанной в регистр 8 в соответствии с сеткой тактов, разрешающих прохождение информации по блоку 9. Одновременно на этом же такте по новому адресу, поступающему со счетчика 3 на входы блока 4, производится выборка следующей команды, которая поступает на входы коммутатора 7.

Таким образом, на втором и всех последующих тактах цикла производится совмещение времени выборки команды из блока 4 с временем выполнения операций по командам.

Введение в устройство для программного управления формирователя последовательности тактов и формирователя импульсов переноса позволяет сократить время на решение задач логического управления (длительность каждого такта в цикле сокращается на время выборки команды нэ блока 4). Кроме того, снижаются требования к быстродействию блока памяти. Время считывания команды из него может быть увеличено до времени выполнения операций по команде, что позволяет применить современные большие интегральные схемы на основе

МОП-структур, обладающие сравнительно низким быстродействием, однако применение БИС позволяет повысить надежностные и ресурсные характеристики устройства для программного управления.

Формула изобретения устройство для программного управления, содержащее последовательно соединенные генератор импульсов, делитель, счетчик, блок постоянной памяти, коммутатор, регистр команд, логический блок и блок оперативной памяти, второй вход которого соединен со вторым выходом регистра команд и со входом блока ввода ин817665 формации, выходом соединенный со вторым входом логического блока, и блок управления, выходом соеди.-. . ненный со вторым входом счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены формирователь импульсов переноса и формирователь тактов, входами соединенный со вторыми выходами делителя, первюеи выходами — с третьими входами логического блока, а вторым выходом через формирователь импульса пере-. носа - со вторым входом коммутатора н регистра.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

9 189629, кл. 6 Об Р, 1968.

2. Приборы и системы управления . 1967, 9 6 М., с. 25-29, (прототип) °

817665

Заказ 1439/62

Тиран 940 Подписное

ВЫИИПИ Государственного комитета СССР но делам изобретений и открытий

113035р Москва Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r, Уигород, ул. Проектная, 4

Составитель .И. Швец

Редактор С. Тараненко Техред И.Асталсха Корректор Е. Рози