Постоянное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Соцналнстнческих

Республик (щ822292

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. саид-ву— (22) Заявлеио29. 06. 79 (21) 2786991/18-24 с присоединением заявки М— ,(23) Приоритет—

Опубликовано 150481 Бюллетень Но 14

Дата опубликования описания 15.04.81 (5!)М. Кл.

G 11 С 17/00

Государствениы4 комитет

СССР по дедам изобретениЯ и открытиЯ (5З) УДК 681. 327. 66 (088.8) (72) Автор, изобретения

В.И.Шилинговский

Изобретение относится к вычисли= ,тельной технике и может быть использовано в запоминающих устройствах

ЦВМ с последовательной обработкой информации.

Известно запоминающее устройство (ПЗУ) с выдачей информации в последовательном коде, содержащее регистр, входы которого соединены с соответствующими логическими шинами, адресные шины, элементы И и ИЛИ, причем первые входы элементов И соединены с соответствующими выходами регистра, вторые - с соответствующими адресными шинами, а выходы - со входами элемента ИЛИ (1).

Недостатком этого устройства яв-. ляется большое количество разрядов регистра при хранении большого количества чисел, так как для хранения

mn-разрядных чисел необходим реГистр разрядности m +п-1, где в - количество чисел,п -разрядность записанных чисел.

Наиболее близким к изобретению по технической сущности является постоянное запоминающее устройство, содержащее регистр сдвига, элементы

И по числу разрядов регистра сдвига .и элементы ИЛИ, причем выходы регис

l тра сдвига соединены с информационными входами элементов И, управляющий вход которых подключен к соответствующей адресной шине, а выход соединен со входом элемента ИЛИ, входы

-регистра сдвига подключены к соответствующим шинам логических нуля и единицы, соответствующий вход регис тра сдвига соединен с шиной "Обращение",. а выход последнего разряда регистра сдвига подключен ко входу его первого разряда (2 .

Недостатком данного ПЗУ является

его сложность при хранении больших массивов чисел.

Цель изобретения — повышение информационной емкости устройства.

Поставленная цель достигается тем, что в устройство, содержащее первый

2О кольцевой регистр сдвига, входы которого подключены соответственно к шинам логических нуля и единицы, тактовой шине, шине "Обращение" и шине установки в исходное состояние, эле2 мент ИЛИ, входы Которого соединены с выходами элементов И группы, адресные шины введены регистр сдвига, триггер, элемент И, второй кольцевой регистр сдвига, две группы элементов

ЗО ИЛИ входы которых подключены к соот822292 ветствующим адресным шинам. Выходы элементов ИЛИ первой группы подключены к управляющим входам элементов

И группы, а выходы элементов ИЛИ второй группы подключены к информационным входам регистра сдвига, информационный выход которого подключен к . входу разрешения записи второго кольцевого регистра сдвига и единичному входу триггера, нулевой вход которого соединен с шиной установки в исходное состояние, выход триггера соединен с первым входом элемента И, второй вход которого соединен с шиной тактовых импульсов, а выход — с тактовыми входами второго кольцевого регистра сдвига, установочные входы которого соединены с установочными входами первого кольцевого регистра сдвига, информационные входы второго кольцевого регистра сдвига соединены с информационными выходами первого кольцевого регистра сдвига, а информационные выходы — с информационными входами элементов И группы, шины "Обращение" и тактовая подключены к соответствующим входам регистра сдвига.

Предлагаемое устройство позволяет уменьшить количество ячеек памяти регистров сдвига и элементов в сравнении с известным устройством при. хранении одинакового количества чисел.

Это достигается благодаря возможности разбиения эйлерова графа на подграфы с равным количеством ребер, что эквивалентно представлению массива 2 и-разрядных чисел в виде п.-разрядных групп с различныч количеством единиц и различным сочетанием единиц и нулей в них. Это позволяет начальный код числа представить в виде нескольких начальных кодов чисел, которые записываются соответствующим образом в кольцевом регистре .сдвига, из которого эти начальные коды чисел считываются в другой кольцевой регистр сдвига, из которого уже выбирается непосредственно необ-. ходимое число.

На фиг.1 представлена блок-схема устройства на 15 пятиразрядных двоичных числах; на фиг.2 — временная диаграмма работы устройства.

На диаграмме выделены (фиг .2) а- сигнал "Обращение" на шине .управления "Обращение"; б- сигнал на выбранной адресной шине", в - тактовые импульсы на тактовой шине управления; г,д и е -сигналы на выходах регистра сдвига; ж- сигнал на выходе триггера; и- сигналы на тактовых входах второго кольцевого регистра сдвига; к — сигнал на шине установки в исходное состояние; л- сигналы на выходе устройства.

Предлагаемое ПЗУ (фиг.1) содержит первый кольцевой регистр 1 сдвига, 5 состоящий из ячеек 2„ памяти, второй кольцевой регистр 3 сдвига, состоящий из ячеек 4 памяти, элементы И 5, элемент ИЛИ 6, первую группу . элементов ИЛИ 7, адресные шины 8, вторую группу элементов ИЛИ 9, регистр 10 сдвига, состоящий из ячеек

11< > памяти, триггер 12, элемент И

13, шины 14 управления "Обращение", 15 тактовую, 16 установки в исходное состояние, 17 и 18 логических "1" и "0" соответственно.

Кольцевые регистры 1 и 3 сдвига предназначены для записи начальных кодов чисел, определяемых подсоединением информационных параллельных вхо20 дов регистров, причем входы первого кольцевого регистра 1 сдвига подсоединяются к шинам 17 и 18 логических

"1" и "0", а входы второго кольцевого регистра 3 сдвига — к информацид5 онным выходам первого кольцевого регистра 1 сдвига, и образуют накопитель информации. Изменяя подсоединение информационных параллельных входов кольцевых регистров 1 и 3 сдвига, можно изменять записываемые начальные коды чисел, тем самым изменять массив хранимых в устройстве чисел. . Регистр 10 сдвига предназначен для организации выборки определенного начального кода числа из первого кольцевого регистра 1 сдвига.

Две группы элементов ИЛИ 7 и 9 служат для организации произвольной выборки чисел из устройства по дан4О ному адресу путем соединения входов этих элементов к соответствующим адресным шинам 8, причем для выборки одного числа к выбранной адресной шине 8 надо подключить по одному входу соответствующих элементов ИЛИ

7 и 9.

Количество чисел, записанных в устройство, равно п х р, где п и рколичество ячеек 4 и 11 памяти во втором кольцевом регистре 3 сдвига и регистре 10 сдвига, а разрядность записанных в устройстве чисел равняется разрядности чисел, записанных во втором кольцевом регистре 3 сдвига..

Предлагаемое ПЗУ работает следующим образом.

В исходном состоянии регистры 1, 3 и 10 и триггер 12 находятся в нулевом состоянии. При поступлении им60 пульса "Обращение" с шины 14 на входы разрешения записи регистров 1 и

10 приходит разрешающий сигнал, и в регистр 1 записывается начальный код числа, а в регистре 10 подготавливаЦ ются информационные входы. Одновремен822292 но с поступлением импульса "Обращение" возбуждается одна выбранная адресная шина 8, с которой разрешающий сигнал через соответствующий элемент

ИЛИ 7 поступает на управляющий вход одного элемента И 5, а через соответствующий элемент ИЛИ 9 сигнал поступает на информационный вход одной ячейки 11 памяти, а так как все ячей.ки 11 памяти уже подготовлены импульсом "Обращение", то в эту ячейку 11 записывается логическая "1".

Затем на шину подается первый тактовый сигнал, который сдвигает по кольцу на один разряд начальный код числа в первом кольцевом регистре 1 сдвига, пОдключая к информационным входам регистра 3 вторые разряды чисел, записанных в регистре 1. Одновременно первый тактовый сигнал в регистре 10 сдвигает записанную "1" влево в соседнюю ячейку 11 памяти. 20

При поступлении последующих тактовых сигналов по шине 15 происходит сдвиг по кольцу начального кода числа в регистре 1 с подключением к информационным входам регистра 3 последую- 75 щих разрядов чисел, записанных в регистре 1, и перенос в соседние ячейки 11 памяти "1" в регистре 10 до тех пор, пока "1" не запишется в ячейку 11.1 памяти, с выхода которой сигнал поступает на единичный вход триггера 12, устанавливая на его единичном выходе разрешающий сигнал, и на вход разрешения записи регистра

3, записывая в него те разряды чисел, записанных в регистре 1, которые к этому моменту устанавливаются на его выходе. Из этих разрядов чисел в регистре 3 формируется начальный код числа, .соответствующий г-разрядным числам, первые разряды которых посту- 40 пают на информационные входы элементов И 5. С выхода элемента И 5, на

Формула изобретения

Постоянное запоминающее устройство, содержащее первый кольцевой регистр сдвига, входы которого подключены соответственно к шинам логического нуля и единицы, тактовой шине, шине "Обращение" и шине установки в исходное состояние, элемент ИЛИ, входы которого соединены с выходами элементов И группы, адресные шины, отличающееся тем, что, с целью повышения информационной емкости устройства, в него. введены регистр сдвига, триггер, элемент И, второй кольцевой регистр сдвига,две группы элементов ИЛИ, входы которых подключены к соответствующим адресным шинам, выходы элементов ИЛИ пер-, вой группы подключены к управляющим входам элементов И группы, а выходы элементов ИЛИ второй группы подключены к информационным входам регистра.сдвига, информационный выход когорого подключен к входу разрешения записи второго кольцевого регистра сдвига и единичному входу триггера, нулевой вход которого соединен с шиной установки в исходное состояние, выход триггера соединен с перВым входом элемента И, второй вход которого соединен с шиной тактовых импульсов, а выход — с тактовыми входами второго кольцевого регистра сдвига, установочные входы которого соединены с установочными входами первого кольцевого регистра сдвига, информационные входы второго кольце50

65 управляющем входе которого установлен разрешающий сигнал, первый разряд .выбранного разрядного числа через 45 элемент ИЛИ 6 поступает на выход устройства. Затем на шину 15 подается следующий тактовый сигнал, который сбрасывает сигнал на выходе ячейки

11.1 памяти и формирует на выходе элемента И 13 первый сигнал, который поступает на тактовые входы регистра 3, сдвигая начальный код числа в нем на один разряд по кольцу, подключая к выходу устройства второй разряд выбранного r-разрядного числа. С поступлением на шину 15 после- дующих тактовых сигналов на выходе элемента И 13 формируются тактовые сигналы, которые сдвигают в регистре 3 начальный код числа, подключая к выходу устройства следующие разряды выбранного r-разрядного числа, После поступления с выхода элемента

И 13 r-1 тактового сигнала на регистр 3, на выходе устройства сформируется последний разряд выбранного числа. Затем на шине 16 установки в исходное состояние формируется сигнал, который устанавливает регистры 1 и 3 и триггер 12 в нулевое состояние. Устройство готово к слеДующему обращению.

Предлагаемое устройство лучше всего использовать в ПЗУ для хранения чисел небольшой разрядности (не более восьми), так как при большой разрядности надо будет строить начальные коды чисел по эйлерову графу с большим количеством ребер. Так, для десятиразрядных чисел потребуется граф с2 с ребрами. Само по себе построение такого графа сложно, не говоря уже о трудности выбора оптимаЛьных начальных кодов чисел для записываемого массива информации.

Предлагаемое устройство можно использовать в ПЗУ с невысоким быстродействием, но к которым предъявляются жесткие требования по количеству оборудования и потребляемой мощности.

Предлагаемое устройство по сравнению с известным дает выигрыш в количестве оборудования при хранении равных массивов информации.

822292

/б

1Х вого регистра сдвига соединены с .информационными выходами первого кольцевого регистра сдвига, а информационные выходы — с информационными входами элементов И группы, шины обращения и тактовая подключены к соответствующим входам регистра сдвига.

ВНИИПИ Заказ 1886/80

Тирак 645 Подписное

I.

Филиал ППП "Патент",.

r.Óàãîðñä,óë.ÏðîåêTíàÿ,4

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 491157, кл.G 11 С 17/00, 1975.

2. Авторское свидетельство СССР

М 565326, кл.G 11 С 17/00, 1977 (прототип).