Многоканальный десятичный счетчик

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнх

Соцналнстнческнх

Ресоублнк о 824443 ф, (6!) Дополнительное к авт. свид-ву(53)М. Кл.з (22) Заявлено 160779 (2 I) 2797673/18-21

Н 03 K 23/00 с присоединением заявки ¹

Гоеударетвеииый комитет

СССР по девам изобретеиии и открытий (23) Приоритет -

Опубликовано 2 30 4 8 1 Бюллетень № 15 (53) УДК 6 21 ° 374 . 32 (088.8) Дата опубликования описания 2304Р1 (72) Автор изобретения

В. Л, Баранов

I

Г

I

i г;

Ордена Ленина институт кибернетики АН Украинской (:СР (7 1 ) За яв и тель (54) МНОГОКАНАЛЬНЫЙ ДЕСЯТИЧНЫЙ СЧЕТЧИК

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных областях техники и проььшленности для раздельной регистрации входных воздействий любой физической природы, поступающих одновременно по нескольким параллельным каналам, например для раздельной регистрации количества производимой продукции различных типов и т,п, Известен многоканальный десятичный счетчик, .содержащий регистр, блок синхронизации, триггер, элементы задержки, логические элементы И, ИЛИ и НЕ, причем входные шины каждого канала подключены к первым входам группы элементов И соответственно выходы которых подключены к первым входам группы элементов ИЛИ соответственно, блок синхронизации соединен первым выходом с первым входом Первого элемента И, вторым выходом - с первым входом второго элемента И и третьим выходом - co вторыми входами группы элементов И, триггер подключен единичным входом к выходу второго элемента И, второй вход которого соединен с выходом первого элемента группы элементов ИЛИ (11.

Недостаток известногo счетчика заключается в сложности его реализации.

Целью изобретения является упро5 щение ycTpoAcTBa .

Указанная цель достигается тем, что в многоканальном десятичном счетчике, содержащем регистр, блок синхронизации, первый выход которого со10 единен с первым входом первого элемента И, второй выход — с первым входом второго элемента И, выход которого подключен к прямому входу триггера, а третий выход — с первыми вхо15 дами и входных элементов И, второй вход i-ro из которых подключен к

i é (где i 1,..., N) входной шине, а выхоД вЂ” к первому входу i-ro входного элемента ИЛИ, выход N-ro из ко20 торых соединен со вторым входом второго элемента И, а также N-1 входных элементов задержки, элементы И, ИЛИ и НЕ и элементы задержки, первый элемент ИЛИ, третий элемент И, первый

25 элемент задержки, второй элемент

ИЛИ, второй элемент задержки, третий элемент ИЛИ и регистр соединены последовательно, прямой выход регистра подключен к первому входу первого

3Q элемента ИЛИ, инверсный выход — к

824443 инверсному входу триггера, прямой выход триггера через третий элемент задержки соединен со вторым входом первого элемента ИЛИ, а инверсный выход - с другим входом третьего эле мента И, выход которого подключен ро второму входу первого элемента И„ выход которого подключен ко вторым входам второго и третьего элементов

ИЛИ, при этом второй выход блока синхронизации через элемент НЕ соединен с первым входом четвертого элемента

И, второй вход которого подключен к выходу И-го входного элемента ИЛИ; а выход - ко второму входу первого вХодного элемента ИЛИ, причем выход

i-ro входного элемента H3IH через i-й 15 выходной элемент задержки соединен со вторым входом (i+1)-го входного элемента ИЛИ.

На чертеже представлена структурная электрическая схема многоканаль- 2О ного десятичного счетчика.

Счетчик содержит регистр 1, блок

2 синхронизации, триггер 3, N входных элементов И 4, N входных элементов И 5, элементы И 6-9, элементы

ИЛИ 10-12, элемент. НЕ 13, элементы

14-16 задержки, И-1 входных элементов 17 задержки, входные шины 18.

Инверсный выход регистра 1 подключен к инверсному входу триггера 3.

Первый выход блока 2 синхронизации соединен с первым входом элемента H

6. Второй выход блока 2 синхронизации соединен с первым входом элемента И

7 и входом элемента НЕ 13. Третий выход блока 2 синхронизации соединен с первыми входами входных элементов И

4, вторые входы которых подключены к входным шинам 18 соответствующего канала. Выходы входных элементов И 4 подключены соответственно к первым . 4Q входам входных .элементов ИЛИ 5. Выход послецнего входного элемента ИЛИ

5 соединен со вторым входом элемента

И 7 и с первым входом элемента И 9, выход которого соединен со вторым 45 входом первого входного элемента ИЛИ

5. Прямой выход регистра 1 соединен с первым входом элемента ИЛИ 10, второй вход которого соединен через элемент 14 задержки .с пряьнм выходом триггера 3, подключенного инверсным выходом к первому входу элемента И 8.

Выход элемента И 7 соединен с прямым входом триггера 3; Элемент И 8 соединен вторым входом с выходом элемента ИЛИ 10 и выходом - со вторым входом элемента И б и входом элемента

15 задержки, выход которого подключен к первому входу элемента ИЛИ 11. Элемент ИЛИ 12 соеджнен первым вхадом через элемент 16 задержки с выходом ф} элемента ИЛИ 11, второй вход которого, соединен со вторым входом элемента ИЛИ 12 и выходом элемента И б.

Выход элемента ИЛИ 12 соединен с вхо дом регистра 1. Выход элемента НЕ 13 р соединен со вторым входом элемента

И 9. Выход i-ro входного элемента

ИЛИ 5 соединен через i-й входной злемент 17 задержки со вторым входом

К!+1)-го входного элемента ИЛИ 5.

Многоканальный десятичный счетчик работает следуяцим образом.

B исходном состоянии регистр 1 в исходном состоянии, а триггер 3 устанавливается в нулевое состояние единичным сигналом инверсного выхода регистра 1; Блок 2 синхронизации вырабатывает по первому выходу импульсы коррекции с частотой с= —, 1 (1) где f — частота тактовых сигналов, по второму выходу - синхронизирукщие импульсы с частотой =@ (2) где n " определяются максимальным числом 10 регистрируемых импульсов по одному каналу, и по третьему выходу импульсы опроса с частотой3 и

Г (3) где N — количество входных каналов.

Регистр 1 выполняет функцию задержки импульсных сигналов на время (4)

Последовательное соединение регистра 1 с элементами 10, 8, 15, 11, 16 и 12 образует последовательный регистр на 4пй двоичных разрядов, из которых два разряда образуют элементы 15 и, 16 задержки, а 4nN-2 разрядов содержатся в регистре 1, Таким образом, в регистре 1 совместно с элементами 10, 8, 15, 11, 16 и 12 могут храниться динамическим способом N двоично-десятичных кодов по 4п двоичных разрядов в каждом.

В исходном состоянии элемент И 8 открыт по первому входу единичным сигналом инверсного выхода триггера

3, а на втором входе элемента ИЛИ

10 через элемент 14 задержки действует нулевой сигнал прямого выхода триггера 3 ..

Цепь циркуляции последовательных двоично-десятичных кодов с прямого выхода регистра 1 через элементы 10, 8, 15, 11, 16 и 12 на его вход замкнута. Элемент И- б закрыт по второму входу нулевыми сигналами начального кода регистра 1.

Исходное состояние многоканального десятичного счетчика сохраняется до поступления по входным шинам 18 последовательностей импульсов.

Предположим, что в момент действия импульса опроса, поступающего с третьего выхода блока 2 синхронизации на вторые входы всех элементов

И 4, на все входные шины 18 поступают счетные импульсы. В этом случае сработают все входные элементы И 4, с выхода которых импульсные сигналы

824443 поступают на первые входы входных, элемент ов ИЛИ 5 . Счетный" импульс первого канала с выхода И-oro входного элемента ИЛИ 5 поступает на второй вход элемента И 7 и первый вход элемента И 9. В это время на втором выходе блока 2 синхронизации действует синхронизирующий импульс, который поступает на первый вход элемента И 7, открывая его., и через элемент НЕ

13 закрывает по второму входу элемент И 9.

Таким образом, счетный импульс первого канала проходит на выход элемента И 7, устанавливая триггер 3 в единичное состояние, а на выход элемента И 9 не поступает. 15

Триггер 3 в единичном состоянии закрывает элемент И 8 по первому входу и обеспечивает формирование единичного сигнала на втором входе элемента ИЛИ 10 спустя время задержки 20 элементом 14, равное длительности импульсаа.

Триггер 3 возвращает в нулевое состояние единичный сигнал инверсного выхода регистра 1 в момент считы- д5 вания младшего разряда первой тетрады двоично-,цесятичного кода первого канала.

Возврат триггера 3 в нулевое состояние приводит к формированию на выходе элемента И 8 импульсного сиг- нала, так как элемент И 8 открывается по первому входу единичным сигналом инверсного выхода триггера 3, а на втором входе элемента И 8 на время длительности импульса поддерживается элементом,14 задержки через элемент ИЛИ 10 единичный сигнал прямого выхода триггера 3 его предыдущего состояния.

Импульсный сигнал с выхода элемен- 40 та И 8 через элементы 15, 11, 16 и

12 записывается в регистр 1 в младшем разряде первой тетрады двоичнодесятичного кода первого канала. На выход элемента И 6 выходной сигнал элемента И S не проходит, так как отсутствует совпадение с импульсов коррекции первого выхбда блока 2 синхронизации, который совпадает по времени с четвеРтыми Разрядами тет- 50 рад °

После возврата триггера 3 в нулевое состояние нулевое содержимое второго и последующих разрядов первой тетрады и всех старших тетрад двоично-десятичного кода первого канала сохраняется и переписывается без изменения с прямого выхода регистра

1 на его вход.

В это время счетные импульсы второго и всех последующих каналов цир- ЬО кулируют в регистре, образованном последовательным соединением входных элементов 17 задержки на один период тактовой частоты и входных элеменцов ИЛИ 5. Цепь циркуляции этого ре 65, гистра заьыкается через элемент И 9, который открыт по второму входу элементом HE 13 в виду отсутствия синхронизирующих импульсов на втором выходе блока 2 синхронизации до момента считывания с выхода регистра 1 младшего разряда йервой тетрады двоично-десятичного кода второго канала.

Параметры многоканального десятичного счетчика выбираются так, чтобы выполнялось соотношение

N = 4n (5) где и — количество входных каналов; и — количество тетрад двоичнодесятичного кода одного канала.

В этом случае задержка импульсного сигнала цепи циркуляции регистра, образованного последовательным соединением входных элементов 17 задержки, входных элементов ИЛИ 5 и элемента И 9 равна

r 4п-1

> (6) что обеспечивает совпадение на входах элементов И 7:счетного импульса ! второго канала co следующим синхронизирующим импульсом, действукщим на втором выходе блока 2 синхронизации с частотой f/4n к моменту считывания с выхода регистра 1 младшего разряда первой тетрады двоичнодесятичного кода второго канала.

Таким образом, триггер 3 устанавливается в единичное состояние счетным сигналом второго канала к моменту считывания с выхода регистра 1 младшего разряда первой тетрады двоично-десятичного кода второго канала.

Счетный импульс второго канала после установки триггера 3 в единичное состояние стирается в цепи циркуляции регистра, образованного входными элементами 17 задержки и входными элементами ИЛИ 5 с помощью элемента И 9, который закрывается по второму входу через элемент НЕ

13 синхронизирующим импульсом второго выхода блока 2 синхронизации.

Суммирование счетного импульса второго канала с двоично-десятичным кодом второго канала регистра 1 выполняется таким образом, как суммирование счетного импульса первого канала, путем формирования на выходе элемента И 8 импульсного сигнала после установки триггера 3 в нулевое состояние, в которое его возвращает первый, начиная с младшего разряда, единичный сигнал инверсного выхода регистра 1. Причем, при единичном состоянии триггера 3 элемент И 8 зак-. рыт, что обеспечивает стирание всех единиц до первого нулевого разряда ,исходного двоично-десятичного кода регистра 1. Причем, при единичном состоянии триггера 3 элемент И 8 закрыт, что обеспечивает стирание всех

824443

65 единиц до первого нулевого разряда исходного двоично-десятичного кода регистра 1. Например, если в тетраде двоично-десятичного кода регистра 1 записан код 0011 (три), то первый нулевой код, начиная с младшего разряда, содержится в третьем разряде, в котором происходит переключение триггера 3 из единичного состояния в нулевое и формирование импульса единичного кода. Единичные коды в первом и втором разрядах кода 0011 стираются, так как при единичном состоянии триггера 3 элемент И 8 закрыт по первому входу. Следовательно, в рас-. сматриваемом примере исходный код

0011 (три) после установки триггера

3 в единичное состояние в первом разряде и возврата триггера 3 в нулевое состояние в третьем разряде изменяется на код 0100 (четыре).

Сумьжрование счетных импульсов 20 остальных каналов с соответствующими двоична-десятичными кодами регистра

1 выполняется аналогичным образом.

К моменту времени действия следующего импульса опроса на третьем выходе блока 2 синхронизации все N двоично-десятичных кодов в регистре

1 увеличиваются на единицу в младшей тетраде, а регистр, образованный последовательным соединением входных элементов 17 задержки, входных элементов ИЛИ 5 и элемента И 9, очищен от счетных импульсов предыдущего опроса входных шин 18.

В дальнейшем многоканальный десятичный счетчик работает аналогичным

35 образом до тех пор, пока в младшей тетраде двоично-десятичного кода, например первого канала, сформируется код 0111 (семь), а на входную шину 18 первого канала поступит вось- 40 мой счетный импульс.

В,этом случае восьмой счетный импульс по импульсу опроса с третьего выхода блока 2 синхронизации поступает через элементы И 4, ИЛИ .5 первого 45 канала и элемент И 7 на единичный

I вход триггера 3, устанавливая его в единичное состояние к моменту считывания с выхода регистра 1 в мпадшей тетраде даоично-десятичного кода

0111 (семь) первого канала.

Триггер 3. а единичном состоянии закрывает сигналом инверсного выхода элемент. И 8, разрывая этим цепь циркуляции кбдов с выхода регистра 1.

В первые три разряда младшей тетрады первого канала записывается нулевой код, Единичный сигнап инаерсного выхода регистра 1 возвращает триггер

3 в четвертом разряде в нулевое сосЫояние. Возврат триггера 3, как былая ранее описано, приводит g формирова-.: нию в четвертом разряде на выходе элемента И 8 импульсного сигнала,ко торый, поступая на второй вход;элемента И б, приао4ит к его срабатыаанию по совпадению с импульсом коррекции первого выхода блока 2 синхронизации.

Импульсный сигнал с выхода элемента И б через элемент ИЛИ 12 записывает единичный код во втором разряде, а через элемент ИЛИ 11 спустя время задержки элементом 16 записывает единичный код в третьем разряде младшей тетрады двоично-десятичного кода первого канала регистра 1. Импульсный сигнал с выхода элемента И 8 через элемент 15 задержки, элемент ИЛИ

11, элемент 16 задержки и элемент

ИЛИ 12 записывает в четвертом разряде младшей тетрады единичный код.

Таким образом, в мпадшей тетраде двоично-десятичного кода первого канала происходит переход с кода 0111 (семь) на код 1110 (восемь).

Суммирование десятичного счетного импульса с кодом 1110 (восемь) младшей тетрады выполняется аналогичным образом, а в младшую тетраду двоично-десятичного кода первого канала регистра 1,записывается код 1111 (девять).

Десятый счетный импульс первого канала через элементы И 4, ИЛИ 5 первого канала и элемент И 7 поступает на единичный вход триггера 3 и переводит его в единичное состояние к моменту считывания а мпадшей тетраде кода 1111 (девять). В этом случае триггер 3 находится в единичном состоянии, поддерживая инверсным выходом элемент И 8 в закрытом состоянии, во время считывания с выхода регистра 1 всех четырех разрядов младшей тетрады, так как. на инверсном выходе регистра 1 действувт нулевой сигнал.

Таким образом, к моменту считывания младшего разряда второй тетрады регистра 1 триггер 3 сохраняет единичное состояние, обеспечивая этим переход счета из младшей твтрады а старшую, а во все четыре разряда первой твтрады регистра 1 двоичнодесятичного кода первого сигнала канала записывается нулевой код 0000.

Счет во второй тетраде осуществляется аналогично счету в первой тетраде. Пврехбд счета из атарЬЯ тетради в третью выполняется аналогично переходу счета из первой твтрады во вторую.

Вычисления по всем остальным каналам производятся аналогично счету в двоично-десятичном коде пврйого канала. результат многоканального счета фиксирувтся а регистре 1, цепь циркуляции кодов в котором замакавтся через элементы 10, 8, 15, 11, 16 и

12, а видв и двоично-десятичных кодов по и тетрад в кажцом.

824443

Формула изобретения

Многоканальный десятичный счетчик, содержащий регистр, блок синхронизации, первый выход которого соединен с первым входом первого элемента И, второй выход - c первым входом второго элемента И, выход которого под-. ключен к прямому входу триггера, а третий выход - с первыми входами и вХодных элементов И, второй вход

I-го из которых подключен к 1-й (где

1,..., И) входной шине, а выходк первому входу 1-ro входного эле мента ИЛИ, выход N-ro из которых соединен со вторым входом второго элемента И, а также и - 1 входных эле- . 35 ментов задержки, элементы И, ИЛИ и

НЕ.и элементы задержки, о т л ич а ю шийся тем, что, с целью упрощения устройства, первый элемент

ИЛИ, третий элемент Й, первый элемент о задержки, второй элемент ИЛИ, второй элемент задержки, третий элемент ИЛИ и регистр соединены последовательно, прямой выход регистра подключен к первому входу первого элемента ИЛИ, инверсный выход — к инверсному входу триггера, прямой выход триггера через, третий элемент задержки сое) динен со вторым входом первого эле- ,, мента ИЛИ, а инверсный выход - с дру гим входом третьего элемента И, выход которого подключен ко второму входу первого элемента И, выход которого подключен ко вторым входам второго и третьего элементов ИЛИ, при этом второй выход блока синхронизации через элемент НЕ соединен с первым входом четвертого элемента И, второй вход которого подключен к выходу N-го входного элемента ИЛИ, а выход - ко второму входу первого входного элемента ИЛИ, причем выход

1-го входного элемента ИЛИ через

i-й выходной элемент задержки соединен со вторым входом (1+1)-ого входного элемента NIH.

Источники информации, принятые во внимание при экспертизе

1.. Авторское свидетельство СССР

Р 596075, кл. 6 06 М 3/08, 1976 (прототип).

БНИИПИ Заказ 2149/83

Тираж 988 Подписное

Филиал ППП "Патент", r.Óærîðoä,óë.Ïðoåêòíàÿ,4