Запоминающее устройство

 

Союз Советския

Социалистическия

Республик iè 826423

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (51)М. Кл. (22) Заявлено 1 7. 09. 79 (21) 2806406/18-24

1 с присоединением заявки.%—

G 11 С 17/00

Государственный комитет

СССР (26) П риоритет— по делам изобретений и открытий

Опубликовано 300481. Бюллетень ¹ 16

Дата опубликования описания 30 04 ° 81 (53) УДК681,327, .66(088.8) В.И, Косов, К,В. Милованов, В,И. Мхатришвили

С.А. Проскуряков, А.И. Савельев и Ю.И. Фокин

Московский ордена Трудового Красного Знамени

c текстильный институт

1(и . "°

1 (72) Авторы изобретения

c !

1 ": 1

I (71) Заявитель (54 ) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к запом - нающим устройствам.

Известное устройство содержит долговременную память, счетчик адpecos числовой регистр и вентили.

Четные входы регистра связаны .

5 вентилями, сигнальные входы кото.рых подключены через разрядный коммутатор к выходам долговременной памяти, управляющие входы подt0 соединены к выходам триггеров счетчика адресов, а раздельные входы регистра соединены с блоком установки. С помощью такого устройства можно контролировать программы заt5

:цитые в долговременную память, и выявлять ошибки (1 1.

Недостатками этого устройства является невозможность исправлять в нем оперативно ошибки. Для исправления выявленных ошибок необходимо производить технологические операции перегро :ивки. Это требует значительных затрат времени, и, кроме того, в уже отлаженные программы могут быть внесены новые монтажные ошибки.

Это приводит к значительному снижению эффективности устройств, куда входит долговременная память, и увеличению сроков их ввода в действие.

Наиболее близким техническим решением к предлагаемому является устройство, содержащее адресный накопитель, регистр слова, счетчик, регистр адреса, соединенный с регист-рами начального и конечного адреса, панель ручной выборки с дешифратором, долговременную память, соединенную через входные — выходные элементы с вычислителем или другим устройством автоматики и вычислительной техники, схему контроля по четности, связанную с регистром слова и через элемент И с сумматором. Регистр .слова подключается к разрядным цепям контролируемого или отлаживаемого запоминающего устройства, соединенного по лд826423 4

55 ресным цепям с регистром адреса.

Такое устройство использует метод объейно-неполного резервирования. В адресный накопитель записываются информационные разряды программы и бит контроля по четности. На панели с ручной выборкой набираются коды адресов информационных ячеек основной долговременной памяти, которые имеют отказавший разряд.

В дополнительной долговременной памяти записывается номер отказавmего разряда в информационной ячейке. В случае обнаружения ошибки блоком контроля происходит восста- . новление неисправных информационных разрядов программы (2).

Недостатками этого устройства является возможность коррекции ошибок, вызванных только отказом в одном разряде ячейки. Исправления ошибок в результате отказов в двух и более разрядах ячейки накопителя не происходит. Кроме того, использование дополнительной долговременной памяти ограничивает использование устройств для решения задач ускоречной отладки программ и снижает быстродействие системы в целом. Быстродействие уменьшается .также и в результате использования блока контроля и дешифраторов адреса корректируемого разряда.

Цель изобретения — расширение области применения запоминающих устройств за счет оперативной смены информации путем ускорения отладки программ,, хранящихся в долговременной памяти.

Поставленная цель достигается тем, что в запоминающее устройство, содержащее блок долговременной памяти, регистр числа, регистр конечного адреса, счетчик, один из входов которого соединен с выходом регистра начального адреса, а другой — с первым выходом блока управления, первый вход которого соединен с первой информационной шиной, а второй выход— с первым входом блока долговременной памяти введены блок полупостоянной памяти, дешифратор, адресный блок выборки, блок задержки, блок сравнения, элементы И, элемент ИЛИ и дополнительные регистры числа, выход одного из которых соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу чет30

50 вертого элемента И, первый и второй входы которого подключены соответственно ко второму выходу блока долго» временной памяти и третьему выходу блока управления, четвертый и пятый выходы которого подключены соответственно к первому входу блока полупостоянной памяти и первому входу третьего элемента И, второй вход которого подключен к третьему выходу блока долговременной памяти, а выход третьего элемента И через блок задержки подключен к второму входу блока полупостоянной памяти, третий вход которого соединен с выходом другого дополнительного регистра числа, первый и второй входы которого соединены соответственно с шестым выходом блока управления и первым выходом дешифратора, второй, третий и четвертый выходы которого подключены к первым входам соответственно второго, пятого и первого элементов

И, вторые входы первого и второго элементов И подключены к одному из выходов адресного блока выборки, второй вход пятого элемента И соединен с выходом основного регистра числа, один вход которого соединен с выходом элемента ИЛИ, другой — с . входом-выходом блока полупостоянной памяти, выходы первого и второго элементов И подключены к четвертому входу соответственно блоков долговременной памяти и попупостоянной памяти, выход пятого элемента И подключен к второй информационной шине, второй вход блока управления соединен с выходом блока сравнения, один вход которого подключен к выходу регистра конечного адреса, а другойк выходу счетчика и первому входу адресного блока выборки, второй и третий входы которого подключены соответственно к третьей информационной шине и восьмому выходу блока управления, другой выход адресного блока выборки соединен с первым входом дешифратора, второй вход которого подключен к седьмому выходу блока управления.

На чертеже представлена структурная схема запоминающего устройства.

Запоминающее устройство содержит блок 1 долговременной памяти, регистр

2 числа, регистр 3 конечного адреса, счетчик 4, один из входов которого соединен с выходом регистра 5 начальчерез адресный блок 9 выборки и первый элемент И 14 со счетчика 4 в долговременную память 1 поступает адрес первого числа массивов.

Первоначальный адрес определяется регистром начального адреса 5, связанным со счетчиком 4 текущего адреса. Вся информация долговременной памяти 1 делится на ряд массивов, номера которых определяются дешифратором 8. Номер заменяемого массива поступает с дешифратора 8 через первый элемент И 14 также в долговременную память 1 из которой через время выборки после сигнала "Запуск" считывается первое число, которое через четвертый элемент И 17 по сигналу разрешения с блока 6 управления, элемент ИЛИ

19 и основной регистр 2 числа поступает на вход-выход полупостоянной памяти 7. В момент выдачи числа иэ долговременной памяти 1 вырабатывается сигнал сопровождения, который через третий элемент И 16 и блок 10 задержки проходит в полупостоянную память 7 и служит сигналом "Запуск" для нее. Со счетчика 4 адресов через адресный блок 9 выборки и второй элемент

И 15 поступает адрес первого числа массива в полупостоянную память

7, а с дешифратора 8 и дополнительного регистра 13 числа — адрес номера массивна в полупостоянной памяти 7. По этому адресу происходит запись первого числа массива в полу постоянную память 7. После этого счетчик 4 меняет свое состояние, . через время цикла блок 6 управления выдает новый сигнал "Запуск" в долговременную память 1 и весь цикл записи повторяется. Перезапись чисел из массива долговременной памяти 1 в полупостояннуюпамять 7 происходит ро тех пор, пока адрес в счетчике

4 не сравняется с адресом в регистре конечного адреса 3, и блок 11 сравнения адресов не прекратит подачу

45 сигналов "Залуск" из блока управления 6 в долговременную память 1.

Таким образом, необходимый массив или массивы, хранящиеся в долговременной памяти 1, окажутся в полупостоянной памяти 7, могут оперативно корректироваться вручную или автоматически и затем использоваться в эабочем режиме при отладке программ.

5 826423 ь ного адреса, а другой — с первым выходом блока 6 управления, первый вход которого соединен с первой информационной шиной, блок 7 полупостоянной памяти, дешифратор 8, адресный блок 9 выборки, блок 10 задержки, блок ll сравнения, дополнительный регистр 12 числа, дополнительный регистр 13 числа, первый элемент И 14, второй элемент И 15, третий элемент И 16, четвертый . элемент И 17, пятый элемент И 18 и элемент ИЛИ 19.

Запоминающее устройство, позволя-.. ющее расширить область применения за счет оперативной смены информации и ускорить отладку программ, работа. ет в трех режимах: режиме перезаписи информации из долговременной памяти в полупостоянную память, режиме вво- . р0 да новой информации в полупостоянную память и коррекции ранее записанной и рабочем режиме отладки программ, хранящихся в долговременной памяти, при первоначальной регули- 25 ровке систем или переналадке систем на новые задачи.

Режим перезаписи информации иэ долговременной памяти в полупостоянную обычно предшествует рабочему 30 режиму отладки. программ. В этом режиме производится запись массивов информации, которые необходчмо отладить, из долговременной памяти в полупостоянную. После этого, уже 35 в рабочем режиме, данные массивы информации долговременной памяти отключаются и вместо них включаются соответствующие массивы полупостоянной памяти. Информация в полупостоян- 40 ной памяти может оперативно корректироваться в режиме коррекции, что значительно ускоряет общую отладку системы, так как исключается дорогостоящие и требующие длительного времени технологические и проверочные операции изменения информации в долговременной памяти. В режиме перезаписи информации работа начинается с установки в исходное сос- 50 тояние всех элементов блока 6 уп-. равления, регистра 2 числа, счетчика 4, дополнительного регистра 13 числа. Блок 6 управления вырабатывает сигналы "Уст.0" и "Запуск", которые поступают в долговременную память 1. Одновременно по разрешающему сигналу с блока 6 управления

В основном рабочем режиме отладки программ из третьей информационной шины на адресный блок 9 выборки поступает адрес обрабатываемого числа вместе с номером массива в долговременной памяти 1 и иэ первой информационной шины сигналы управления на блок 6 управления, которые первоначально устанавливают все элементы, блоки и регистры в исходное положение. С адресного блока выборки адрес номера массива подает" ся на дешифратор 8 замены массивЫ, где он расшифровывается и определяется, находится ли данный массив в долговременной памяти 1 или он заменен соответствующим массивом в полупостоянной памяти 7. Если массив находится в долговременной памяти 1,. то адрес с адресного блока 9 выбор7 8264

В режиме ввода новой информации и коррекции ранее записанной все регистры и счетчик 4 также устанавливаются в исходное состояние по сигналу с блока 6 управления. На полупостоянную память 7 с блока 6 управления подается сигнал "Запуск", а со счетчика 4 через адресный блок 9 выборки и второй элемент И 15 — ад-. рес записываемого или корректируемого числа в массив. Величина массива определяется регистрами начального адреса 5 и конечного адреса 3; номер массива устанавливается с помощью дешифратора 8 и дополнительно- го регистра 13 числа. Записываемое или корректируемое число поступает из внешних устройств или с пульта ручной коррекции чисел на дополнительный регистр 1,2, и через элемент

ИЛИ 19, регистр 2 числа проходит на вход-выход полупостоянной памяти 7 и записывается в нее. Запись новых или корректируемых чисел происходит до тех пор, пока блок 11 сравнения не выдает сигнал, прекращающий подачу сигналов "Запуск" из блока 6 управления. В этом режиме можно ввести новые (большие) массивы информации с перфоленты, 30 вообще не используя долговременную память 1 и не зашивая в нее никакой информации. Также по ходу отладки можно оперативно корректировать любое число программы, не 35 применяя технологические процессы перепрошивки долговременной памяти 1.

23 8 ки через первый элемент И 14 по сигналу разрешения с дешифратора 8 проходит на долговременную память

1, иэ которой выбирается обрабатываемое чиспо, поступающее ча обработку во вторую информационную шину.

Если массив находится в полупостоянной памяти 7, то адрес через второй элемент И 15 по сигналу разрешения с дешифратора 8 замены массива поступает в полупостоянную память 7, на которую с блока 6 управления также подается сигнал "Запуск 1. Номер массива в полупостоянной памяти 7 определяется дополнительным регистром числа 13 номера массива, управляемым от дешифратора 8 замены массива. Выбранное из полупостоянной памяти 7 число проходит на вход-выход регистра

2 числа и далее через пятый элемент

И 18 по сигналу рйэрешения с дешифратора 8 на вторую информационную шину.

Таким образом, можно работать и с массивами информации записанны— ми в долговременную память 1, и с массивами информации, записанными в полупостоянную память. 7. Блок 6 управления включает в себя генератор стандартных сигналов прямоугольной формы, элементы И-ИЛИ-НЕ, элементы задержки, счетчик на,-К триггерах, инверторы, триггеры задания режимов считывания и записи, триггеры режимов перезаписи информации, ввода новой информации и рабочего режима отладки программ.

В режиме перезаписи информации блок 6 управления выдает в долговременную память 1 сигналы установки в нуль и запуска и разрешает передачу в нее адреса иэ счетчика 4 адреса через адресный блок 9 выборки и первый элемент И 14. Выбранные числа из долговременной памяти l no сигналу разрешения с блока 6 управления через четвертый элемент И 17 передаются на регистр 2 числа и далее в полупостоянную память 7, которая при этом запускается задержанными сигналами сопровождения с долговременной памяти 1 через третий элемент

И 16 и блок 10 задержки. В режиме ввода новой информации блок 6 управления оргайизует запись новых чисел .в- полупостоянную память 7 в массивы, определяемые номерами массива с дешифратора 8, дополнительного регистра 13 числа и регистрами начального и конечного адреса 5 и 3.

82642

В рабочем режиме отладки программ блок 6 управления синхронизируется сигналами с первой информационной шины, осуществляя выборку чисел иэ долговременной памяти 1 или полу.— постоянной памяти 7 в зависимости от того, заменяется ли данный массив. долговременной памяти 1 или нет.

В запомийающем устройстве с ускоренной отладкой программ могут. быть быстро введены и отлажены большие массивы информации как при пер,воначальной отладке систем, так и при переналадке систем на новые зада- 15 чи. При первоначальной регулировке систем новые массивы чисел могут быть непосредственно введены в полупостоянную память, использованы в качестве массивов долговременной

20 памяти с быстрой корректировкой с помощью ручного пульта, затем .эти массивы зашиваются в штатные блоки долговременной памяти. При общей отладке всей системы или переналад- 25 ке системы на новые зада 1и часть массивов (в любом порядке) долговременной памяти переписываются в полупостоянную память, и происходи регулирогка системы с определенно: корректировкой записанной информ--..— ции.

Информация переносится в долговременную память полностью или по З5 блокам в удобное для программистов время (например, при перемонтаже других устройств, при профилактических работах и т.д.). Это не только повышает производительность труда, 40 но и повышает надежность системы в целом.

Использование предлагаемого запоминающего устройства с ускоренной отладкой программ с введенными в не- 45 го блоком сравнения, дешифратором, первым дополнительным регистром.числа, полупостоянной памятью, блоком задержки, адресным блоком выборки, вторым дополнительным регистром чис- 50 ла, пятью элементами И и одним элементом ИЛИ, позволяющими производить замену массивов информации, записан.-".ых в долговременную память, на массивы полупостоянной памяти, вводить 55 новые маг сивы информации из внешних устройств. . затем использовать их при от; дке и переналадке процессора

3 10 или других вычислительных устройств, оперативно корректировать отлаживае, мые массивы информации и заносить уже отлаженную информацию в удобное для обслуживающего персонала время, выгодно отличает его от существующих устройств, так как значительно повышает эффективность работы процессора или вычислительного устройства, повышает про .зводительность труда программистов, снижает трудоемкость и затраты на отладку систем и увеличивает надежность систем.

Формула изобретения

Запоминающее устройство, содержащее блок долговременной памяти, регистр числа, регистр конечного адреса; счетчик, один из входов которого соединен с выходом регистра начального адреса,а другой — с первым выходом блока управления, первый вход которого соединен с первой информационной шиной, а второй выход— с первым входом блока долговременной памяти, о т л и ч а ю щ е е— с я тем, что, с целью расширения области применения за счет оперативной смены информации, в устройство введены блок попупостоянной памяти, дешифратор, адресный блок выборки, блок задержки, блок сравнения, элементы И, элемент ИЛИ и дополнительные регистры числа, выход одного из которых соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу четвертого элемента И, первый и второй входы которого подключены соответственно ко второму выходу блока долговременной памяти и третьему выходу блока управления, четвертый и пятый выходы которого подключены соответственно к первому входу. блока полупостоянной памяти и первому входу третьего элемента И, второй вход которого подключен к третьему выходу блока долговременной памяти, а вы. ход третьего элемента И через блок задержки подключен к второму входу блока полупостоянной памяти,, третий вход которого соединен с выходом другого дополнительного регистра числа, первый и второй входы которого соединены соответственно с шестым выходом блока управления и перll 82 вым выходом дешифратора, второй, третий и четвертый выходы которого подключены к первым входам соответственно второго, пятого и первого элементов И, вторые входы первого и второго элементов И подключены к одному из выходов адресного блока выборки, второй вход пятого элемента

И соединен с выходом основного регистра числа, один вход которого соединен с выходом элемента ИЛИ, другой — с входом-выходом блока полупостоянной памяти, выходы первого и второго элементов И подключены к четвертому входу соответственно блоков долговременной памяти и полупостоянной памяти, выход пятого элемента И подключен к второй информационной шине, второй вход блока управления соединен с выходом блока

6423 12 сравнения, один вход которого подключен к выходу регистра конечного адреса, а другой — к выходу счетчика и первому входу адресного блока выборки, второй и третий входы которого подключены соответственно к третьей информационной шине и восьмому выходу блока управления, другой выход адресного блока выборки соеди10 нен с первым входом дешифратора, второй вход которого подключен к седьмому выходу блока управления.

Источники информации, принятые во внимание при экспертизе

1З 1. Авторское свидетельство СССР № 273281, кл. G 11 С 29/00, 1969.

2. Городний А.В. и Корнейчук В.И

Проблемы высоконадежной памяти.

"Автоматика и телемеханика", ¹ 7.

2о 1974, с. 155-171 (прототип).

Составитель В. Косов

Редактор E. Кинив Техред З.Фанта. Корректор Л

Заказ 251.9 72 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Раушская наб. д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4