Устройство для цифровой обработкисигналов

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Соцналмстнческнк

Республик

1и1834559

Ф

- », "/ г ,г (61) Дополнительное к авт. свил-ву— (22) Заявлено 10,05.79 (2I ) 2765721/18-21 (5! )М. Кл.

5 Ol R 23/00

G 06 F 15/31 с присоединением заявки Ж (23) Приоритет

Гооударотввнный комитет

ll0 делам изобретений и открытий

Опубликовано 30.05.8 1. Бюллетень Ле 20 (53) УДК 621.317..723 (088.8) Дата опубликования описания 03.06.81

В. В. Пискорж, А. A. Чумаченко, Н. В. Долженк и С. Л. Голинец

»»6»-. »

4»» (72) Авторы изобретения 1

Харьковский авиационный институт им. Н. К. Жуковек жо,. 1 (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ ПИФРОВОЙ ОБРАБОТКИ

СИГНАЛОВ

Изобретение относится к радиоизмерительной технике и может быть использовано в радиолокации, радионавигации и, в частности, в радиотехнических системах траекторных измерений для измерения.частоты и запаздывания радиоимпульсного сигнала.

Известно устройство обработки сигна.— лов, содержащее И каналов преобразования скгналов в цифровую форму, квадратурный

10 генератор, генератор дискретизации, вычислитель, квадратор; интерполятор (1) .

Недостатком устройства является сни- жение точности измерения частоты при уменьшении длительности радиоимпульсногс входного сигнала. Наиболее близкий по технической сущности к предлагаемому устройству цифровой панорамный измеритель частоты содержит последовательно соединенные гене- 0 е ратор тактовых импульсов, счетчик импульсов, стробицируемый дешифратор, запоминающий блок, блок сумматоров, квадратур и решающий блок, а также блок формиро2 вания, импульсов нулей, выход котороа о подключен к первому входу стробируемого дешифратора (2).

Недостстком устройства является иие кая точность измерения частоты короткого радиоимпульса в случае, если момент прихода его точно не известен, так как в этом случае устройство должно организовывать измерения на временном интервале, значительно превышающем длительность информационного импульса.

Цель изобретения — повышение точности измерений несущей частоты сигнала из вестной формы при случайном времени его прихода.

Поставленная цель достигается тем, что в устройство для цифровой обработки сигналов, содержащее основной запоминающий блок, блок формирования импульсов нуль-пересечений. основной счетчик импульльсов, основной блок накапливающих сумматоров, квадратар, выход которого под ключен ко входу решающего блока, дополнительно введены последовательно соеди834559 4 ненные делитель частоты, первый ключ, буферный регистр, блок вычитания, блок сравнения, блок запрета, распределитель, блоки накапливающих сумматоров и буферный запоминающий блок, последовательно соединенные триггер, второй ключ и счетчик импульсов, а также последовательно соединенные запоминающий блок и третий ключ, выходы которого через основной блок накапливающих сумматоров подключены ко

С вторым входам блока вычитания, BbLKollbI

I которого через основной запоминающий блок соединены с входами блока запрета, причем выход блока формирования импульсов нуль- пересечений через делитель частоты соединения с управляюшим входом блока. накапливающих сумматоров и с первым входом триггера, второй вход которого подключен к выходу дополнительного счетчика импульсов, разрядные выходы ко- >0 торого подключены ко вторым входам рас-пределителя, при этом выход второго ключа соединен с управляюшим входом третьего ключа, выход основного счетчика импульсов соединен со входом первого ключа, а выход буферного запоминающего блока соединен с входом квадратора.

На чертеже представлена структурная схема устройства для цифровой обработки сигналов.

Устройство для цифровой обработки сигналов содержит счетчик 1, первый ключ 2, буферный регистр 3, блок 4 вычитания, запоминаюший блок 5, блок 6 запрета, распределитель 7, блоки . 8 накапливаююших сумматоров, буферный запоминающий

35 блок 9, квадратор 10, решающий блок 11, блок 12 формирования импульсов нуль-пересечений, делитель 13 частоты, блок 14 сравнения, триггер 15, второй ключ 16, дополнительный счетчик 17, дополнитель40 ный запоминающий блок 18, третий ключ

19, блок 20 накапливающих сумматоров.

На чертеже также показаны шины 21 и 22 опорной и тактовой частоты, шина

23 измерительного сигнала.

Устройство работает следуюшим образом., В момент начала измерения + =0 ( счетчик 1, счетчик 17 и блоки 8 накапливаюших сумматоров находятся в исходном состоянии 0 . На входы счетчика 1 ключа 16 начинают поступать с шин 21 и 22 импульсы счетной и тактовой частот.

В течение интервала наблюдения Тн Э Т на шину 23 формирователя 12 поступает s5 измерительный сигнал U(t), представляюший собой аддитивную смесь узкополосной нормальной помехи n(+) и импульснсй"о информационного радиосигнала S (6 ) известной формы длительностью То, Формирователь 12 вырабатывает короткие импульсы в моменты положительного перехода измерительного,сигнала через нулевую ось амплитуд, которые делителем 13 прореживаются в раз, и выбирается иэ условия ð 3 — (1

21 2

Импульс с выхода делителя 13 открывает на короткий временнои интервал ключ

2, через который в буферный регистр 3 с выхода счетчика 1 переписывается число, зарегистрированное им от начала интервала наблюдения до соответствуюшего нуль -пересечений 1 . Одновременно этим импульсом устанавливается в состояние "0" блок 20 накапливаюших сумматоров, а триггер 15 в состояние "1".Ключ

16 открывается и через него на счетный вход счетчика 17 и на управляющий вход ключа 19 начинают поступать импульсы тактовой частоты. Счетчик 17, ведуший счет по модулю И, формирует на своих выходах управляющий код для адресных шин распределителя 7. При полном заполнении счетчика 17 вырабатывается сигнал, который устанавливает триггер 1.5 в состояние "0 и ключ 16 закрывается. Тактовая частота в предлагаемом устройстве для цифрового анализа сигналов выбирается так, чтобы полное заполнение счетчика 17 всегда завершалось до прихода очередного импульса нуль-пересечения с выхода делителя 13.

В момент прихода импульса нуль-пересечения с выхода делителя 13 триггер 15 устанавливается и состояние "1", вследствие чего ключ 16 открывается. Первый пришедший импульс тактовой частоты поступает на вход счетчика 17, а также огкрывает на время Ф „пц,. (ключ 19.

1 такт

В результате в блоке 20 накапливающих сумматоров путем сложения с содержимым формируется вычитаемое ь аргумента импульсной характеристики, которое с помошью блока 4 вычитания вычитается из содержимого буфернего регистра 3. Ре зультат вычитания, определяющий адрес строки данных запоминаюшего блока 5, поступает на адресные шины запоминаюшего блока 5, вследствие чего производится чтение нужной строки данных. Если блок 6 запрета открыт, данные через блок запрета и васпведелитель .7 поступают

834559 Ь на вход первого из блоков 8 накапливаю- писываются из Гчоков 8 накапливающих щих сумматоров, где и осуществляется сумматоров в буферный запоминающий блок 9. В квадраторе 10 на основе каж

Блок 6 запрета, управляемый блоком дого комплексного отсчета М (l<) форми11 сравнения, закрыт в случае, если вы-. 5 руется действительный отсчет выходного численный аргумент импульсной характери- эффекта Т (Ье ),,после чего цикл накопстики X l1 не удовлетворяет хотя бы ления комплексных отсчетов BblxoEUiopo одному из условий эффекта повторяется на следующем интервале наблюдения. х )т п1 с 10 Вычисленные отсчеты Ч(ьв ) переГ г П1(0 писываются далее в решающий блок 11, где на основе анализа всех отсчетов де;ffpH-çàêðûòîM блоке 6 запрета данные HB лается вывод о присутствии информацион вход одного из блоков 8 накапливающих ного импульсного сигнала в один из дисг % сумматоров, соответствующего аналиэи- 15 кретных моментов вРемени, интерваруемой задержки д ь, не поступают. ла наблюдения на одной из % анйлизируC приходом очередного тактового им- емых частот. Таким путем формируется

1 пульса содержимое счетчика 1.7 увеличи- искомаЯ оценка задеРжки и несУщей часвается на 1, а константа, формируемая в тоты измерительного сигнала. блоке 20 накапливающих сумматоров, — на 20 Устройство обеспечивает повышение величину шага изменения задержки b. ü . точности измерения несущей частоты сигК адресным шинам распределителя 7 при- нала известной формы при неизвестном кладывается следующее (по отношению к времени его прихода. Структура предлагйпредыдущему показанию счетчика 17) дво- емого устройства позволяет организовать ичное число, вследствие чего выход рас25 (при приемлемом на практике аппаратурпределителя подключается ко входу оче- ном объеме) высокоточные измерения в редного из блоков 8 накапливающих сум- реальном масштабе времени с быстродей маторов. С помощью блока 4 вычитания ствием, близким к быстродействию аналоформируется адрес читаемой строки данных, говых измерителей. которая (в случае, если блок 6 запрета открыт) суммируется с содержимым очеродного из блоков 8 накапливающих сум- . Ф о р м у л а и з о б р е т е н и я маторов. Блок 6 запрета как и на предыдущем этапе закрыт лишь в случае не- Устройство для цифровой обработки сигвыполнения ограничений, накладываемых наЗ5 налов, содержащее основной эапоминающийаргумент импульсной характеристики. блок, блок формирования импульсов нульОписанная процедура для фиксированного пересечений, основной счетчик импульсов, нуль-пересечения смеси сигнала и шума основной блок накапливающих сумматоров, повторяется для всех M анализируемых квадратор, выход которого подключен ко

40 значений задержки. С учетом аппаратур- axol1y решающего блока, о т л и ч а юной задержки после прихода М-го тактово- щ е е с я тем, что, с целью повышения го импульса счетчик 17 ведущий счет по точности измерения несущей частоты сигмодулю M и триггер 15 устанавливаются нала известной формы при случайном врев положение "0 и ключ 16 закрывается. мени его прихода, в него дополнительно

Устройство переходит в режим ожидания . введены последовательно соединенные де прихода очередного импульса нуль-пересе- литель частоты, первый ключ, буферный чения с выхода делителя 1З. С приходом регистр, блок вычитания, блок сравнения, очередного импульса цикл формирований блок запрета, распределитель, блоки нааргумента импульсной характеристики для капливающих сумматоров и буферный запо50 различных дискретных задержек Iig про- |икающий блок, последовательно соединенверки выполнения условий на сформирован-, ные триггер, второй ключ и дополнительный аргумент и сложения данных соответ- ный счетчик импульсов, а также пос. ледоствующих строк запоминающего блока 5 с -вательно соединенные запоминающий блок содержимым блоков 8 накапливающих сум- и тре1ий ключ, выходы которого через ос55 маторов повторяется, новной блок накапливающих сумматоров

По окончании интервала наблюдения подключены ко BI îðûì входам блока выл отсчетtl комплексного выходного эф- читания, выходы которого через основной фекта g(Ч е) по всем 4 частотам пере- запоминающий блок соединены с входами

7 hh4hS9 8 блока запрета, причем выход блока фор- ход основного счетчика импульсов соеди— мирования импульсов нуль-пересечений че- нен со входом первого ключа, а выход бу рез делитель частоты соединен с управля- ферного запоминающего блока соединен с ющнм входом основного блока накаплива- входом квадратора. юлих сумматоров и с первым входом триг- Источники информации, гера, второй вход которого подключен к принятые во внимание при экспертизе выходу дополнительного счетчика импу- 1. Авторское свидетельство СССР льсов, разрядные выходы которого подклю- № 611210, кл. Я 06 F 15/34, ) 977. чены ко вторым входам распределителя, 2. Авторское свидетельство СССР при этом выход второго ключа соединен с gl по.заявке N 2551687/21, управляюшим входом третьего ключа, вы- кл. 5 01 К 23/00, 1977.

2/

ВНИИПИ Заказ 4096/69

Тираж 732 Подписное

Филиал ППП "Патент", r.Ужгород,ул.Проектная,4