Постоянное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советеиик

Социалистических

Республик

< 849303

«л (61) Дополнительное к авт. сеид-sy (22)Заявлено 13.04.79, (21) 2752838/18-24 с присоединением заявки Ю (23) Приоритет (51)М, Кд.

6 ll С 17/00

Внудерстнешн н1. кемнтет

СССР в. делам нзееретекн11 и отарып1Н

Опубликовано 23.07 81. Бюллетень М 27 (S3) УДК 681. .327 ° бб (088.8) 1 4

Дата опубликования описания 25 .07,81 (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычисли. тельной технике и может быть использовано в запоминаюп лх устройствах

ЦВМ с последовательной обработкой информации.

Известно постоянное запоминающее устройство (ПЗУ) с выдачей информации в последовательном коде, которое содержит регистр, входы которого соединены с соответствующими логичес10 кими шинами, и адресные шины, элементы И и ИЛИ, причем первые входы элементов И соединены с соответствующими выходами регистра, вторые †с соответствующими адресными шинами, а выходы — со входами элемента ИЛИ 11).

Недостатком этого устройства является большое количество разрядов регистра при хранении большого количества чисел, так как для хранения а, и-разрядных чисел необходим регистр разрядности m+n-1, где m " количество чисел, а n — - разрядность

1записапных чисел.

Наиболее близким по технической сущности к предлагаемому является устройство, которое содержит .регистр сдвига, шины управления, элементы И по количеству разрядов регистра и элемент ИЛИ, причем выходы разрядов регистра сдвига соединены с информационными входами элементов И, управляющие входы которых подключены к соответствующим. адресным шинам, а выходы соединены со входами элемента ИЛИ, информационные входы регистра сдвига подключены к соответствукщим шинам логических нуля и единицы, вход разрешения записи регистра сдвига соединен с шиной

"Обращение", а выход последнего разряда регистра сдвига подключен ко входу его первого разряда f2) .

Недостатком известного ПЗУ является его сложность гри хранении больших массивов. чисел, так как количество запоминающих ячеек m pe20.Э 84930 гистра сдвига равняется количеству хранимых чисел в ПЗУ.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что постоянное запоминающее устройство, содержащее регистр сдвига, информационные входы которого соединены с соответствующими шинами логических нуля и единицы, а выходы — с информационными входами основных элементов

И, выходы которых соединены с одними входами элемента ИЛИ, и шины управления "Обращения", тактовая и шина установки в исходное состояние, к которым подключены соответствующие входы регистра сдвига, оно содержит дополнительные элементы И, триггер, двоичный счетчик и группы элементов

ИЛИ, входы которых подключены к адресным шинам, выходы элементов ИЛИ одной группы соединены с соответствующими управляющими входами .основных элементов И, а выходы элементов ИЛИ другой группы соединены с соответствующими управляющими входами дополнительных элементов И,информационные входы которых соединены с выходами разрядов регистра сдвига, а выходы подключены к соответствующим входам элемента -ИЛИ, входы двоичного счетчика подключены к шинам управления "Обращение", тактовой и к шине установки в исходное состояние, которая подключена к нулевому рходу триггера, нулевой выход которого подключен к первому управляющему входу основных элементов И, а единичный выход — к первому управляющему входу дополнительных элементов И, единичный вход триггера соединен с выходом двоичного счетчика °

На фиг. 1 представлена блок-схема устройства на 36 восьмиразрядных дво- ичных числах; на фиг. 2 — ориентированный эйлеров граф для четырех45 разрядных двоичных чисел.

ПЗУ содержит кольцевой регистр 1 сдвига, состоящий из и ячеек 2 памяти, основные и элементы И 3, дополнительные и элементы И 4, первую группу п элементов ИЛИ 5, вторую и группу элементов ИЛИ 6, элемент ИЛИ 7, триггер 8, двоичный счетчик 9, шины управления: адресные 10, "Обращение"

11, тактовую 12, установки в исходное состояние 13, логические "1" и "О" соответственно 14 и 15, Прямые и обратные выходы регистра

1 сдвига, которыми являются прямые и

3 4 обратные выходы его ячеек 2 памяти, подсоединены к информационным входам элементов И 3 и группы элементов И 4, вторые управляющие входы которых подключены к выходам двух групп элементов ИЛИ 5 и ИЛИ 6 соответственно.

Выходы элементов И 3 и группы элементов И 4 подключены ко входам элемента

ИЛИ 7, причем первые управляющие входы элементов И 3 и группы элементов И 4 соединены соответственно с нулевым и единичным выходами триггера 8, единичный вход которого подключен к выходу двоичного счетчика 9. Входы двух групп элементов ИЛИ 5 и ИЛИ 6 подключены к соответствующим адресным шинам 10. Шина ll "Обращение" соединена со входами разрешения записи регистра 1 сдвига и счетчика 9. Тактовая шина 12 соединена с тактовыми входами ячеек 2 памяти и счетным входом счетчика 9. Установочные -входы ячеек 2 памяти и счетчика 9, а также нулевой вход триггера 8 подключен к шине 13 установки в исходное состояние. Информационные параллельные входы регистра 1 сдвига подключены либо к шине 14 логической "1", либо к шине 15 логического "О".

Регистр 1 сдвига предназначен для записи начального кода числа, определяемого соединением информационных параллельных входов регистра 1 сдвига с теми или иными шинами 14 и

15 логических "1" и "0", и является накопителем информации. Изменяя подсоединения входов регистра 1 к логическим шинам, изменяется начальный код, записываемый в регистр 1 сдвига и, тем самым, изменяется массив

2п-разрядных чисел записанных в устройство. В новом массиве 2п-разрядные числа состоят из другого множества и-разрядных чисел, которое определяется новым начальным кодом, записанным в регистр 1 сдвига.

Группы элементов ИЛИ 5 и ИЛИ 6 служат для организации произвольной выборки чисел по данному адресу путем подсоединения входов этих элементов к соответствующим адресным шинам 10, причем для выборки одного числа к выбранной адресной шине 10 подключают один вход элемента ИЛИ 5 и один вход элемента ИЛИ 6.

ПЗУ работает следующим образом.

В исходнбм состоянии регистр 1 сдвига, триггер 8 и счетчик 9 находят5 8493 ся в нулевом состоянии. При подаче импульса "Обращение" с шины 11 "Об ращение" на входы регистра 1 сдвига и счетчика 9 приходит разрешающий сигнал, который подготавливает счетный вход счетчика 9 и в регистр 1 сдвига записывает начальный код числа, который с выходов ячеек 2 памяти поступает на информационные входы соответствующих элементов 1о

И 3 и И 4. Одновременно с импульсом

"Обращение" возбуждается одна выбранная адресная шина 10, с которой разрешающий сигнал через один элемент

ИЛИ 5 и один элемент ИЛИ 6 подается 15 на вторые управляющие входы соответствующих элементов И 3 и И 4, а так ках на первых управляющих входах всех элементов И 3 установлен разрешающий сигнал с нулевого выхода триг- 2О гера 8, то с выхода элемента И 3 через элемент ИЛИ 7 на выход устройства поступает первый разряд выбранного числа.

После формирования на выходе уст- 25 ройства первого разряда. выбранного числа подается первый тактовый сигнал на шину 12, и информация сдвигается в .регистре 1 .сдвига на один разряд по кольцу, подключая.к выходу уст- 30 ройства второй разряд начального кода

Одновременно этот тактовый сигнал поступает на подготовленный счетный вход счетчика 9. После сформирования на выходе устройства второго разряда выбранного числа подается второй тактовый сигнал на шину 12, и информация- снова сдвигается в регистре 1 сдвига на один разряд по кольцу, подключая к выходу устрой- 40 ства третий разряд начального кода причем тактовый сигнал .поступает также на счетный вход счетчика 9.

После проведения и-1 сдвигов посредством подачи и-1 тактовых импуль- 45 сов, где и-разрядность хранимых в регистре 1 сдвига чисел, на выходе устройства сформируются первые и разрядов выбранного числа, которые. являются разрядами одного из и-разряд- 50 ных чисел, записанных в регистра 1 сдвига.

Для четырехразрядных чисел ориентированный эйлеров граф (фиг. 2) имеет

2" ребер. Каждому ребру графа поставлено в соответствие одно четырехраэряд- . ное число. Замкнутая последовательность неповторяющихся ребер при из последовательном обходе в направлении стрелок образуют цикл. Для получения кода ориентированного цикла надо взять старшие разряды чисел, которым соответствуют ребра цикла при последовательном обходе цикла в направлении стрелок. Начинать обход цикла можно с любого ребра, принадлежащего данному циклу.

При поступлении и тактового импульса информация сдвигается в регистре I сдвига на один разряд по кольцу, а на выходе счетчика 9 заканчивается формирование сигнала, который поступает на единичный

03 6 вход триггера 8 и устанавливает на его единичном выходе разрешающий сиг; нал, который подается на первые управляющие входы всех. элементов И 4, тем самым подключая к выходу устройства выход другой ячейки 2 памяти, из которой информация поступает через элементы И 4 и ИЛИ 7 на .выход устройства, и формируется и+1 разряд выбранного числа, который одновременно является первым разрядом и-разрядного числа, записанного в регистре 1 сдвига.

С поступлением последующих и-1 тактовых импульсов из регистра 1 сдвига выбираются оставшиеся п-1 разрядов второго и-разрядного числа, записанного в регистр 1 сдвига, а на выходе устройства сформируются последние и-1 разрядов выбранного числа.

Таким образом, после окончания 2п-1 тактового импульса на выходе устройства сформируются все 2п разрядов .выбранного из устройства числа.

Затем на шине 13 установки в исходное состояние формируется сигнал, по окончании которого снимается возбуждение с адресной шины 10 и шины

11 "Обращение", а регистр 1 сдвига, триггер 8 и счетчик 9 устанавливаются в нулевое состояние. Устройство готово к следующему обращению.

В предлагаемом устройстве (фиг. 1) хранится 36 восьмиразрядных двоичных числа (6 =36, количество перестановок с повторениями из шести элементов по 2).

В качестве начального кода числа в регистра 1. записан код 100, который является кодом ориентированного цикла, образованного ориентированным эйлеровым графом.

849303 8 кодом при выборке второго четырехразрядного числа. При поступлении последующих и-1 тактовых импульсов л на прямых выходах регистра l сформируются следующие числа

001

100 .001

15

Коду ориентированного цикла 100 принадлежат числа 1001, 0010 и 0100.

Из кода ориентированного цикла путем и-1 сдвига (где и-разрядность чисе графа) в направлении от младших раз рядов к старшим (влево) получаются коды чисел, которым соответствует этот код ориентированного цикла

001

В результате сдвигов в столбцах получились три числа, которым соответствуют ребра, принадлежащие данному циклу (фиг. 2)

Так как ячейки 2 памяти регистра

1 сдвига имеют и обратные выходы, то фактически в регистре 1 записаны два начальных кода: )00 и 011. Коду

011 также соответствует цикл в эйперовом графе с ребрами, которым соответствуют числа Olio, 1101 и 1011, например

011

101

Oil

В устройстве (фиг. 1) хранятся восьмиразрядные числа, состоящие из двух четырехразрядных чисел, которые записаны в регистре 1 и выбираются из регистра 1 последовательно.

Согласно подключению информационных параллельных входов регистра i к шинам 14 и 15 логических "1" и

"0", в ячейку 2.) памяти записывается "1", и в ячейки 2.2 и 2.3 записывается "0". Поэтому при считывании первого числа на выходах ячейки 2.1 памяти формируются числа 1001 и 0110, на выходах ячейки

2.2-0010 и 1101, а на выходах ячейки 2.3 — 0100 и 1011.

При считывании второго числа из регистра 1 числа 1001 и 0110 формируются на выходах ячейки 2.3 памяти„ числа 0010 и 1101 — на выходах ячейки 2.1 памяти, а числа 0100 и

1011 — на выходах ячейки 2 ° 2 памяти.

Это вызвано тем, что после окончания считывания первого числа s регистре 1 устанавливается код 100, который сдвигается на один разряд по кольцу п тактовым импульсом. В регистре 1 сдвига устанавливается код 001, который является начальным

На обратных выходах ячеек 2 йамяти сформируются следующие числа

ll0

101

011

1)0

Таким образом,.при считывании первого и второго числа из одних и тех же ячеек 2 памяти регистра 1 считываются различные числа, так как происходит сдвиг по кольцу начального кода относительно выходов регистра 1 при считывании второго числа относительно первого. В приведенном примере происходит этот сдвиг влево,на один разряд регистра l, так как num и n-m, где иразрядность записанных в регистр 1 чисел, равная 4, а m — количество разрядов в регистре 1, равная 3.

В общем случае, если n>m, то по кольцу сдвиг начального кода происходит влево на р=п-m разрядов регистра

1. Если myn, то сдвиг по кольцу происходит BIIpBBo íà p=m-n разрядов регистра 1.. Если m=n то р=0. и сдвига по кольцу нег, т.е. из одних и тех же .ячеек 2 памяти регистра 1 считываются одни и те же числа.

Если выбирают число 10010010 по адресу, по которому возбуждается одна из адресных шин 10, то к этой адресной шине подсоединяют по одному входу элементов ИЛИ 5.-1 и ИЛИ 6.1

45 (Фиг. 1) .

Для выборки числа 0))00)00 IIo соответствующей адресной шине 10 к этой шине подключают по одному входу элементов ИЛИ 5.2 и ИЛИ 6,3 (фиг. 1) °

Для выборки числа 11010110 по соответствующей адресной шине 10 к этой шине подключают по одному входу элементов ИЛИ 5 .4 и ИЛИ 6 .6 (фиг . 1) .

В некоторых случаях информацию представляют в виде нескольких кодов ориентированных циклов. Тогда регистр

1 сдвига состоит из нескольких независимык регистров сдвига.

03 10

g Ф 491 157, кл. G l I С 17/00, 05.11.75.

2. Авторское свидетельство СССР 565326, кл. G ll С 17/00, 15.07.77 (прототип) °

9 8493

Если в предлагаемом устройстве zpaнить числа большой разрядности, то формируют эти числа более чем из двух и-разрядных чисел, записанных в регистре 1 сдвига, Для этого в устройство дополнительно вводят более, чем одну группу элементов И, соответствующее количество элементов ИЛИ, триггера и связи между ними, В предлагаемом устройстве, содержа- lo щем регистр 1 сдвига с ячейками 2 памяти, хранится (2m) 2р-разрядных чисел (количество перестановок с повторениями из 2m элементов по два), Для хранения такого объема информа- 15 ции требуемое количество элементов (без учета счетчика и триггера равно

4m+ 4m+ l = 8m +1, где 4m — количество элементов ИЛИ 5 и ИЛИ 6; гс

4m — количество элементов И 3 и

И 4;

1 — элемент ИЛИ 7 °

Общее количество входов у этих элементов равно 25

2(rn ) + 3 4m+ 4п = Srn+ 16m.

В известном устройстве для хранения такого объема информации требуется (2m) ячеек памяти, а требуемое

9. количество элементов равно (2гл) +1 = 4m+ 1, (3) где (2m) - количество элементов И; — схема ИЛИ.

Общее количество входов у этих элементов равно 35

2 (2m) + (2m) = 12m, (4)

Сравнивая формулы (1) и (3), (2) и (4) видно, что предлагаемое устройство дает выигрыш как в количестве элементов, так и в количестве входов 40 у этих элементов, причем выигрыш по элементам получаем уже при а=3, и по входам при m=5.

Как видно из сравнения известного устройства с предлагаемым устройством,<5 последнее имеет выигрыш в количестве оборудования, причем наибольший выигрыш получается в количестве элементрв памяти, так как для хранения

1 (2m) < 2n бит требуется только m 1 элементов памяти.

Формула изобретения

Постоянное запоминающее устройство, содержащее регистр сдвига, информационные входы которого соединены с соответствующими шинами логических нуля и единицы, а выходы — с информационными входами основных элементов И„ выходы которых соединены с одними входами элемента ИЛИ, и шины управления "Обращения", тактовая и шина установки в исходное состояние, к которым подключены соответствующие входы регистра сдвига, о т л ич а ю щ е е с я тем, что, с целью уп« рощения устройства, оно содержит дополнительные .элементы И, триггер, двоичный счетчик и группы .элементов

ИЛИ, входы которых подключены к адресным шинам, выходы элементов ИЛИ одной группы соединены с соответствующими управляющими входами основных элементов И, а выходы элементов ИЛИ другой группы соединены с соответствующими управляющими входами дополнительных элементов И, информационные входы которых соединены с выходами разрядов регистра сдвига, а выходы подключены к соответствующим входам элемента ИЛИ, входы двоичного счетчика .подключены к шинам управления

".Обращение", тактовой и к шйне установки в исходное состояние, которая подключена к нулевому входу триггера, нулевой выход которого подключен к первому управляющему входу основ ных элементов И, а единичный выход— к первому управляющему входу дополнительных элементов И, единичный вход триггера соединен с выходом двоичного счетчика.

Источники информации, принятые во-внимание при экспертизе

1. Авторское свидетельство СССР

849303

ОР//

Составитель Jl. Амусьева

Рецактоц Г. Волкова Техоеп А;Савка -Корректор B. Синицкан

Заказ 6103/68 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35m Раушская.наб. д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4