Постоянное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (it) 834768 (61) Дополнительное к авт. свид-ву (22) Заявлено 230377 {21) 2465672/18-24 с присоединением заявки Йо (23) Приоритет

Опубликовано 300581. бюллетень Н920

Дата опубликования описания 3005.81 (51 М К1З а 11 С 17/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681 ° 327 ° 66 (088. 8) з

К.Г. Вълков, A.Â. Городний, В.И. Корней ук и Л.М. Виткин

) !

Киевский ордена Ленина политехнический инстйтут им. 50-летия Великой Октябрьской социалистической революции (72) Авторы изобретения (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО.Изобретение относится к вычислительной технике и может найти применение в цифровых вычислительных машинах и приборах четвертого поко5 ления.

Известно постоянное запоминающее устройство, содержащее числовые блоки с большим числом элементов связи либо с большим числом прошитых сердечников (1J.

Однако данное устройство характеризуется низкой надежностью, большой потребляемой мощностью, большой неравномерностью нагрузки на адресные шины.

Наиболее близким техническим решением к предлагаемому является устройство, содержащее дешифратор адреса, выходы которого соединены со входами запоминающих элементов накопителя и блока управления, выходы запоминающих элементов накопителя подключены к входам шифратора, сумматор по модулю два, к первому входу которого подключен выход шифратора, а ко второму — выход блока управления (21.

Недостатками известного устройства являются большое число элементов связи, используемых прн реализации устройства, большая разрядность числового блока, низкая надежность и технологичность устройства.

Цель изобретения — уменьшение потребляемой мощности и повьваение надежности устройства.

Поставленная цель достигается тем, что в постоянное запоминающее устройство, содержащее регистр адреса, подключенный через дешифратор адреса к накопителю, блок местного управления и сумматор по модулю два, введены дополнительный накопитель, первый и второй выходные регистры слова и две группы элементов ИЛИ, причем одни из выходов элементов ИЛИ первой группы соединены с одними выходами дополнительного накопителя, другие выходы которого подключеиы к входам блока местного управления, входы дополнительного накопителя соединены с соответствующими выходами дешифратора адреса, одни из выходов блока местного управления соединены с управляющими входами регистра адреса, а другие — с управляющими входами первого и второго выходных регистров слова, входы первого выходного регистра слова соединены с выходами основного накопителя

834768 через элементы ИЛИ второй группы, а входы второго выходного регистра слова соединены с выходами основного накопителя непосредственно, ныходы выходных регистров слова соединены с входами сумматоров по модулю дна, выход которого подключен к одному из входов элементов ИЛИ второй группы.

На чертеже представлена блок-схема постоянного запоминающего устройства.

Устройстно содержит две группы

1 и 2 элементов ИЛИ, регистр 3 адреса, дешифратор 4 адреса, накопитель

5, дополнительный накопитель б, регйстры 7 и 8 выходного слова, сумматоры 9 по модулю два, блок 10 местного управления.

В запоминающем устройстве записываемая исходная информация преднарительно обрабатывается с целью уменьшения числа единиц по следую-. 20 щему алгоритму. Выбирается набор корректирующих кодов той же разрядности, как и записываемых и ПЗУ чисел. При этом для конкретного кода записываемого н ПЗУ числа выбирает- 25 ся из набора корректирующих кодов такой код, который после суммирования по модулю два с кодом исходного числа давал бы код с минимальным количеством единиц. Преобразованный код числа записывается в накопителе 5, но при считывании необходимо путем суммирования по модулю два считанного кода (преобразованного кода числа) с использованным корректирующим кодом восстановить исходный код числа. Выбор числа и значений корректирующих кодов может быть различным.

На практике при изготовлении матрицы накопителя возникают дефекты, 40 которые могут быть типа генератор 0 или генератор 1. Введем условное понятие нулевой отказ, который имеет место при одинаковых направлениях возникшей неисправности и за- 4$ писываемой информации (т.е. имеется дефект типа генератор и нужно записать 0 или имеется дефект типа генератор 1 и нужно записать 1 ), и единйчный отказ при разных g0 направлениях неисправности и записываемого бита информации. Нулевые дефекты не оказывают влияние на правильность записи информации, а для маскировки единичных -дефектов (т.е. для исправления единичных отказов) значения разрядов, в которых есть единичные отказы, необходимо проинвертировать (суммировать по модулю два с единицей) .

В устройстве есть возможность 60 инвертировать часть разрядов записываемых чисел при помощи суммирования по модулю два с корректирующими. кодами и таким образом маскировать влияние единичных отказов. При 65 этом необходимо учитывать, что в значениях разрядов, в местах записи которых есть нулевые отказы, инвертирование не производится, а, при наличии единичных отказов значения разрядов необходимо инвертировать.

Если предположить, что и ячейках, где записываются корректирующие коды, нет отказов, то, используя выбранные корректирующие коды, можно маскировать отказы, возникшие для записи исходных кодон чисел, значения которых не равны корректирующим кодам. В этом случае для восстановления исходного числа (a) поступают следующим образом. При обращении по адресу числа а из накопителя 5 считывается преобразованный код этого числа, а из накопителя б-адрес соответствующего корректирующего кода.

После второго обращения к основному накопителю считывается. корректирующий код И производится суммирование по модулю дна. Если же обращение производится по адресу корректирующего кода (т.е. корректирующий код является кодом исходной информации), то из накопителя 5 сразу считывается требуемый код, так как корректирующие коды не преобразуются. В этом случае для общности и дополнительном накопителе по адресу корректирующего кода записан фиктивный (несуществующий) адрес либо адрес ячейки, в которой записано число, равное нулю.

Таким образом, при обращении по адресам корректирующих кодов необходимо дважды обращаться к накопителю

5, так как это приводит к упрощению блока управления, хотя второе обращение не нужно. Именно так организуется работа н устройстве, когда нет отказов в накопителе 5 и когда есть отказы в тех ячейках, в которых не записываются корректирующие коды.

Однако и н ячейкЪх, где записынаются корректирующие коды, также могут возникнуть отказы. В этом случае можно поступить следующим образом.

В ячейке корректирующего кода (к), в которой есть отказы, записывается такой код (c), который после суммирования по модулю два с одним из преобразованных кодов исходной информации или с одним из корректирующих кодов давал бы требуемый корректирующий код. Например, если необходимо записать корректирующий код

1010101 и в местах записи первого (2О) и второго (2 ) разрядов этого числа есть соответственно нулевой и единичный отказы, то в ячейках есть код ааааа 11, где символом а обозначены исправные разряды ячейКи, н которых можно записать либо 0, либо 1 . Выбирается код (b) янляющийся либо преобразованным кодс

834768 числа, либо корректирующим кодом, такой, чтобы с Я Ь = k, то есть: с — ааааа 11

Ь - ааааа 10

k — 10101101

В зависимости от кода (b), выбор которого осуществляется исходя иэ значений в данном случае его младших разрядов, определяется .код (с). При обращении по адресу из накопителя

5 считывается код (с), а из накопителя б считывается адресный код ячейки, где записан код (Ь). После считывания кода (b) производится суммирование по модулю два считанных кодов, т.е. производится двукратное обращение к накопителю 5.

В случае обращения к ячейке, где записан код числа (d), для преобразования которого использован корректирующий код (к) и в месте записи которого есть отказы, считывание информации производится следующим образом. Одновременно со считыванием преобразованного кода (d ) числа считывается адрес корректирующего кода (к). Однако в основном накопителе по адресу корректирующего кода (к) записан код (с). Одновременно со считыванием кода (с) из накопителя 5 иэ накопителя б считывается адресный код числа (Ъ). После считывания (Ь) производится суммирование по модулю два (d )®(c)+(b)=(d); ((сЮ(Ь)=(к))

Таким образом, при наличии отказов в ячейках корректирующих кодов число обращений к накопителю 5 переменное (либо два, либо три). Поэтому в схему данного устройства необходимо ввести либо сигнальные триггеры, либо в накопителе б дополнительный разряд, указывающий число обращений к накопителю 5. В устройство вводятся дополнительные разряды, при этом если значение дополнительного разряда равно нулю, то выполняются два обращения к накопителю 5, а если единице, то выполняются три обращения, Когда необходимо одно обращение к накопителю 5, тогда не требуется ячейки в накопителе 6, так как не нужен адрес для вторичного обращения к накопителю 5. Следовательно, когда требуется одно обращение к накоиителю 5, можно не использовать фиктивные адреса. И тогда число ячеек накопителя б меньше числа ячеек накопителя 5.

Есть возможность при наличии отказов в ячейках записи корректирующих кодов дважды обращаться к накопителю 5 в отличие от рассмотренного ранее, когда применяется трехкратное обращение к накопителю 5. Для этого корректирующий код (к) помещается в ячейку, в которой нет отказов ли- бо есть отказы, не оказывающие

ЬО

65 и на выходе накопителя 5 образуется код (f). По сигналу Запись с соответствующего выхода блока 10 местного управления через элементы

ИЛИ второй группы код (f) записывается в регистр 7. По сигналу Счивлияния, т.е. они являются нулевыми, где должен записываться код (b) числа (b). При обращении в накопитель 5 по адресу ячейки, в которой должен быть записан преобразованный код (Ь), считывается корректирующий код (к), одновременно из накопителя

6 считывается адресный код ячейки, в которой записан такой код (с), что сумма по модулю два кода (с) и корректирующего кода (к) дала бы число (b) В ячейку, в которую должен быть записан корректирующий код (к) и в которой есть отказы, записывается такой код (d), что после суммирования его по модулю два с одним из преобразованных кодов исходной информации или с одним из корректирующих кодов, должен получиться требуемый корректирующий код (к).

Выгодность такой перестановки

20 очевидна, если используемый корректирующий код (к) применяется для нескольких чисел исходной информации. Если необходимо двукратное обращение в накопитель 5, то устрой75 ство работает следующим образом.

На входы элементов ИЛИ первой группы поступает код адреса, требуемый для считывания числа. Пусть это будет код (а) . По сигналу Запись с одного из выходов блока 10 местного управления этот код записывается в регистр 3 адреса. По сигналу Считывание с другого выхода блока 10 местного управления код (а) подается на входы дешифратора 4, возбуждается один из его выходов, и из накопителя 5 считывается преобразованный код (Ь), который по сигналу Запись с соответствующего выхода блока 10 местного уп40 равления записывается в регистр 8.

Одновременно возбуждается еще один из выходов дешифратора 4, и из накопителя б считывается код адреса корректирующего кода, использованно45 го для преобразования числа (с).

Это код (d). Старший разряд этого кода является дополнительным, он связан с блоком 10 местного управления и указывает на количество обращений к накопителю 5. В данном случае .значение дополнительного разряда равно 0, следовательно, число обра-! щений к накопителю равно 2. По сиг налу Запись с одного из выходов блока 10 местного управления в регистр 3 адреса записывается код (d).

По сигналу Считывание с другого выхода блока 10 местного управления код (d) подается на вход дешифратора

4, возбуждается один из его выходов, 834768

30 формула изобретения

ЬО

65 тывание с выходов блока 10 местного управления коды, записанные в регистрах 7 и 8, подаются на сумматоры 9 по модулю два, где происходит суммирование и подача результата через элементы ИЛИ второй группы на регистр 7. В регистре 7 будет ,записан код (b)®(t:)=с, т.е. необходимое число.

При трехкратном обращении к накопителю 5 устройство работает следующим образом.

При записи через элементы ИЛИ первой группы н регистр 3 адреса кода (а) с последующей подачей его через дешифратор 4 на входы накопителей 5 и 6 происходит считывание из накопителя 5 соответствующего кода (b) и запись его н регистр 8, а из накопителя. б — считывание адресного кода (c).

Единица в дополнительном разряде указывает на то, что число обращений к накопителю 5 равно 3. Для этого из накопителя б и блок 10 местного управления подается соответствую.щий сигнал. По адресу (с) произнодится вторичное обращение к накопителю 5 и считывание кода (f) с последующей записью его через элементы ИЛИ второй группы в регистр 7. A из накопителей 6 происходит считывание адресного кода (р) для обращения к накопителю 5. По сигналу Считывание, подаваемому с выходов блока

10 местного управления соответственно на регистры 7 и 8, происходит подача кодов (f) и (b) на сумматоры 9 по модулю два, их суммиронание и прием результата (s) через элементы

ИЛИ 2 второй группы в регистр 7.

По сигналу Считывание с одного из выходов блока 10 местного управления через дешифратор 4 происходит считывание из накопителя 5 кода (m} и подача его по сигналу Запись с другого выхода блока 10 местного управления соответственно на регистр

8. По сигналу Считывание, подаваемому с ныходов блока 10 местного управления соответственно на регистры 7 и 8, происходит подача кодов (s) и (m) на сумматоры 9 по модулю два. Результат суммирования (s) через элементы ИЛИ второй группы записывается в регистр 7.

Пусть в накопителе 5 записаны корректирующие коды, причем н ячейках для их записи, как было принято, нет отказов, тогда при обращении в накопитель 5 по одному из этих адресов из накопителя. считывается код 00000. Нуль в дополнительном разряде указывает, что число обращений к накопителю 5 равно 2.

Адресный код (00000) записывается в регистр 3 адреса, затем через дешифратор 4 происходит считывание по данному адресу соответствующего кода, однако кода с таким адресом в накопителе 5 нет, поэтому при подаче сигнала Считывание на регистры 7 и 8 на сумматор подаются лишь значения разрядов регистра 8, куда после первого обращения к накопителю 5 был записан соотнетствующий корректирующий код. С выходов сумматора 9 по модулю два корректирующий код записывается через элементы

ИЛИ второй группы в регистр 7.

Для записи одной и той же информации н предлагаемом устройстне требуется емкость памяти

2и (+ и+ в + раз (при Н<2 ) или в (2" +l) N+n2 — раз(при М 2 )меньше и+к чем в известном,что является несомненным преимуществом предлагаемого устройства,где и — разрядность N чисел; к - разрядность числа н дополнительном накопителе. (Предлагаемое устройство по срав нению с известным при незначительном увеличении аппаратурных затрат имеет более высокую надежность, кроме того, оно защищено от дефектов матрицы и имеет сравнительно небольшую потребляемую мощность.

Постоянное запоминающее устройство,содержащее регистр адреса,подключенный через дешифратор адреса к накопителю, блок местного управления и сумматор по модулю два, о т л ич а ю щ е е с я тем, что, с целью уменьшения потребляемой мощности и повышения надежности устройства, в него введены дополнительный накопитель, первый и второй выходные регистры слова и две группы элементов

ИЛИ, причем один из выходов элементов ИЛИ первой группы соединены с одними выходами дополнительного накопителя,другие выходы которого подключены к входам блока местного управления, входы дополнительного накопителя соединены с соответствующими выходами дешифратора адреса, одни из выходов блока местного управления соединены с управляющими входами регистра адреса, а другие— с управляющими входами первого и второго выходных регистров слова, входы первого выходного регистра слова соединены с ныходами основного накопителя через элементы ИЛИ второй группы, а входы второго выходного регистра слова соединены с вы-, ходами основного накопителя непосредственно, ныхоцы выходных регистров слова соединены с входами сум834768

Составитель Л. Амусьева

Техред Ж.Кастелевич Корректор N. Коста

Редактор А. Лежнина

Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений. и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5,Заказ 4110/79

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 маторов по модулю два, выход которо. го подключен к одному из входов элементов ИЛИ второй группы.

Источники информации, принятые во внимание при экспертизе

1. Авторское. свидетельство СССР

i9 418960, кл. G 11 С 17/00, 1 972.

2. Авторское свидетельство СССР

У 376808, кл. G 11 С 17/00, 1971 (прототип).