Делитель частоты с дробнымпеременным коэффициентом деления

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Соцналнстнческнк

Республик ()849493 (61) Дополнительное к авт. свил-ву (22)Заявлено 08.10.79 (21) 2826634/18-21 (SI)M. Кл.

Н 03 К 23/00 с присоединением заявки .%

Гасударственный квинтет (23) Приоритет но яеявы изабретеиий и аткрытий

Опубликовано 23.07.81 ° Бюллетень М 27 (53) УДК 621. 374. .22(088.8) Дата опубликования описания 25.07.81 (72) Авторы изобретения

E Ï. Ветлугин и Т.П. Ярцун

Киевский ордена Ленина политехнический институт (Житомирский филиал) (71.) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ДРОБНЫМ ПЕРЕМЕННЫМ

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ

Изобретение относится к импульсной технике и может быть использовано в автоматике и вычислительной технике.

Известен делитель частоты с дробным переменным коэффициентом деления, содержащий формирователь импульсов, 5 схемы И, детектор заполнения, счетчик, задающее устройство, схемы установки целых и дробных долей, триггер сдвига и элементы И-ИЛИ (1) .

Недостатком известного устройства является невозможность получения любого коэффициента в случайном порядке.

Известен де:итель частоты с дроб15 ным переменным коэффициентом деления, содержащий генератор импульсов, фазосдвигающий элемент, дешифратор частот, счетчик дробного коэффициента деления, программный блок, цифровой компаратор 6 счетчик целого числа, элемент ИЛИ, переключатель и блок элементов И, первые входы которых соединены с выходами фазосдвигающего элемента, вход которого соединен с выходом генератора импульсов, выходы дешифратора частот соединены со вторыми входами блока элементов И, выходы которых соединены со входами элемента ИЛИ 521 °

Недостатком известного устройства является невозможность получения любого коэффициента деления в случайном порядке, так как коэффициент деления определяется программным устройством, а также ограниченной величиной целой и дробной частей коэффициента деления °

Цель изобретения — расширение диапазона регулирования коэффициента деления.

Поставленная цель достигается тем, что в делитель частоты с дробным переменным коэффициентом деления, содержащий генератор импульсов, фазосдвигающий элемент, дешифратор частот, счетчик целой части коэффициента деления, элемент ИЛИ и блок элементов И, первые выходы которых соединены с выходами фазосдвигающего элемента, вход

849493 4

l0

2О

25 зо

На фиг. 1 изображена структурная схема предлагаемого устройства; на фиг. 2 — временная диаграмма работы предлагаемого устройства.

Устройство содержит генератор 1 импульсов, фазосдвигающий элемент 2, блок элементов. И 3, дешифратор 4 частот, накапливающий сумматор 5, регистр 6 хранения кода частот, элемент И 7> счетчик 8 целой части коэффициента деления, элемент ИЛИ 9, элемент И 10, триггер 11, элемент НЕ 12, элемент И 13, триггер 14, элемент

I5 задержки, тактовые входы 16 и 17 соответственно накапливающего сумматора 5 и счетчика 8 целой части коэффициента деления, входы 18 и 19 управления записи соответственно регистра

6 хранения кода частот и счетчика 8 которого соединен с выходом генератора импульсов, выходы дешифратора частот соединены со вторыми входами блока элементов И, выходы которых соединены со входами элемента ИЛИ, введены накапливающий сумматор, регистр хранения кода частот, элемент задержки, три элемента И, элемент

НЕ, два триггера, первая и вторая . группы шин, которые соединены с информационными входами соответственно накапливающего сумматора и счетчика целой части коэффициента деления, тактовый вход, вход управления записи и выходы которого соединены соответственно с выходами первого, второго и входами третьего элементов И, выход третьего элемента И соединен с первым входом второго элемента И и с первым входом первого триггера, прямой выход которого соединен с тактовым входом накапливающего сумматора и с первым входом второго триггера, прямой выход которого соединен со входом управления записи регистра хранения кода частот и через элемент задержки со вторым входом первого триггера, инверсный выход которого

"оединен с первым входом первого элемента И, второй вход которого соединен с выходом элемента ИЛИ, со -вторым входом второго триггера и через элемент НЕ со вторым входом второго элемента И, выходы накапливающего сумматора соединены с информационными входами регистра хранения кода частот, выходы которого соединены со входами дешифратора частот. целой части коэффициента деления группы шин 20 и 21.

Выход генератора 1 импульсов соединен со входом фазосдвигающего элемента 2, выходы которого соединены с первыми входами блока элементов И 3, вторые входы которых соединены с выходами дешифратора 4 частот, входы которого соединены с выходами регистра 6 хранения кода частот, информационные входы которого соединены с выходами накапливающего сумматора

5, информационные входы которого соединены с группой шин 20, группа шин

21 соединена с информационными входами счетчика 8 целой части коэффициента деления, выходы которого соединены со входами элемента И 7, выход которого соединен с первым входом элемента И 13 и с первым входом триггера 11, прямой выход которого соединен с тактовым входом 16 накапливающего сумматора 5 и с первым входом триггера 14, прямой выход которого соединен со входом 18 управления записи регистра 6 хранения кода частот и со входом элемента 15 задержки, выход которого соединен со вторым входом триггера 11, инверсный выход которого соединен с первым входом элемента И 10, второй вход которого соединен с выходом элемента

ИЛИ 9, со вторым входом триггера 14 и со входом элемента НЕ 12, выход которого соединен со вторым входом элемента И 13, выход которого соединен со входом 19 управления записи счетчика 8 целой части коэффициента деления, тактовый вход которого соединен с выходом элемента И 10, выходы блока элементов И 3 соединены со входами элемента ИЛИ 9.

На фиг. 2 обозначено: 22-25 — сигналы на выходах фазосдвигающего элемента 2; 26 и 27 — сигналы на выходах соответственно элементов ИЛИ 9 и

И 10 28-30 — сигналы на выходах счетчика 8 целой части коэффициента деления; 31-34 — сигналы на выходах . I соответственно элементов И 7, 13 и триггеров 11 и 14; 35-38 — сигналы на выходах соответственно элемента 15 задержки, накапливающего сумматора 5, регистра 6 хранения кода частот 6 и дешифратора 4 частот.

Устройство работает следующим образом.

5 84

Импульсы генератора ) поступают на вход фазосдвигающего элемента 2, где преобразуются в импульсы с частотами Г,, F„, F»..., Г равными частоте генератора 1, но сдвинутыми относительно друг друга на 1/m часть привода (фиг. 2, диаграммы 22-25). Эти частоты поступают на соответствующие элементы блока элементов И 3, число которых соответствует числу m частот, формируемых в фазосдвигающем элементе 2.

Величина m ограничивается быстродействием элементной базы и рабочей частотой.

Блок элементов И 3 пропускает на свои выходы одну из частот, выбранную дешифратором 4 частот, состояние которого задается накапливающим сумl матором 5 через регистр 6 хранения кода частоты.

Число разрядов накапливающего сумматора 5 должно обеспечивать набор выходов дешифратора частот 4 и опре— деляется формулой р 1оц в, причем округляется в болыпую сторону. Накапливающий сумматор 5 обеспечивает цикличность переключения кодов дешифратора 4 частот при переходе с данной частотой на другую во время деления на дробный коэффициент в зависимости от его величины. Например, при m равном 10, когда частоты F0, F1, F,,..., F сдвинуты на 1/10 периода и заданной дробной части коэффициента деления 0,3, смена частот происходит в следующем порядке: F

F,F,,,F,F,,итд.

Для обеспечения цикличности переключения дешифратора 4 частот при любом п1ф2Р в исходном состоянии в накапливающий сумматор 5 записывается число, равное 2р-m, а потом это число прибавляется всякий раз по сигналу переноса со старшего разряда.

При m=2 дополнительной записи не требуется.

При постоянной дробной части коэффициента деления накапливающий сумматор 5 суммирует число, находящееся в нем, с числом, поступающим. на его входы в виде кода дробной части коэффициента. Для рассмотренного примера каждой 1/m части периода соответствует код 0001, для

3/m — 0011, для 6/m — 0110 и т.д.

Суммирование производится всякий раз после завершения цикла деления

94,93 б импульсом с выхода триггера 11, переключаемого элементом И 7, опознающим окончание счета счетчиком 8. Сумма на выходе накапливающего сумматора

5 каждый раз увеличивается на величину дробной части коэффициента деления, в результате чего дешифратор

4 частот производит подключение очередного элемента блока элементов И 3, т.е. разрешает прохождение через необходимый элемент импульсов частоты, сдвинутой по отношению к предыдущей на необходимую часть периода, что и образует дробную часть коэффициента деления. При смене дробной части коэффициента деления работа делителя не нарушается.

Импульсы последовательности выбранной частоты с элемента ИЛИ 9 поступают на выход элемента И 10, открытого уровнем. "логической 1" со второго выхода триггера 1!, и далее на счетный вход счетчика 8, который переключается до полного насыщенияя, которое опознается элементом И 7.

Величина целой части коэффициента деления задается кодом, подаваемым на установочные входы счетчика 8 целой части коэффициента. По группе шин 21 коэффициент деления задает и запись в счетчик 8 числа N=2 -1-К, где п — число разрядов сче чика, К вЂ” целая часть коэффициента деления. На временной диаграмме (фиг. 2) коэффициент деления К =2, 1, К 2.

К может принимать значения от 1 до

2 -l. К-м импульсом счетчик 8 наи полняется до насыщЕния,, появившийся импульс опознания с элемента И 7 проходит на выход и одновременно переключает триггер ll, который разрешает суммирование накапливающему сум" матору 5, закрывает элемент И 10 уровнем логического 0" со второго выхода, запрещает прохождение (К+1) импульса старой последовательности и подготавливает к переключению триггера 14, подавая на его Д-вход уровень логической "1".фиг. 2).

По окончанию К-го импульса элемент И 13 выдает на счетчик 8 импульс записи целой части коэффициента (фиг. 2), котЬрым в счетчик 8 записывается число N. После чего счетчик 8 готов к повторению цикла деления.

7 84949 (К+1)-ым импульсом с элемента ИЛИ

9 триггер 14 переключается и с первого своего выхода вьщает импульс перезаписи на регистр 6 хранения и через элемент 15 задержки (фиг. 2) устанавливает триггер 11 в исходное состояние, что приводит к открыванию элемента И IO Дешифратор 4 частот переключает элементы блока элементов с

И 3, и следующий импульс новой импуль- р сной последовательности, сдвинутой по отношению к предыдущему на заданную часть периода, поступает на счетный вход счетчика 8 и цикл деления повторяется сначала. !5

Таким образом, триггеры ll и 14 выполняют функцию защиты делителя от ложных срабатываний при делении на дробный коэффициент. Регистр 6 хранения кода чатоты хранит код выб- щ раиной частоты в период формирования накапливающим сумматором 5 кода новой частоты и переключается по переднему фронту (K+1)-импульса, т.е. не менее чем за 1/в часть периода 2s до прихода следующей импульсной последовательности (фиг. 2).

Величина задержки элемента 15 задержки выбирается таким образом, чтобы обеспечить открывание элемен- щ та И 10 после переключения элементов блока элементов И 3, т.е. она должна быть больше суммарной задержки элемента ИЛИ 9, элемента из блока элементов И 3, дешифратора 4 частот и региСтра 6 хранения кода частот.

Данный делитель с дробным переменным коэффициентом деления имеет значительно больший диапазон регулирования коэффициента деления как целой, 40 так и дробной части, чем известные, а также позволяет изменять коэффициент деления в любом случайном порядке, причем делитель защищен от сбоев при смене коэффициента деления. 4Б

Формула изобретения

Делитель частоты с дробным пере- 50 менным коэффициентом деления, содержащий генератор импульсов, фазосдвигающий элемент, дешифратор частот, счетчик целой части коэффициента деления, элемент ИЛИ и блок элементов И, первые входы которых соединены с выходами фазосдвигающего элемента,.вход которого соединен с выходом генератора импульсов, выходы дешифратора частот соединены со вторыми входами блока элементов И, выходы которых соединены со входами элемента ИЛИ, о т л и ч а ю щ и й— с я тем, что, с целью расширения диапазона регулирования коэффициента деления, в него введены накапливающий сумматор, регистр хранения кода частот, элемент задержки, три элемента

И, элемент НЕ, два триггера, первая и вторая группа шин, которые соединены с информационными -входами соответственно накапливающего сумматора и счетчика целой части коэффициента деления, тактовый вход, вход управления записи и выходы которого соединены соответственно с выходами первого, второго и входами третьего элементов

И, выход третьего элемента И соединен с первым входом второго элемента И и с первым входом первого триггера, прямой выход которого соединен с тактовым входом накапливающего сумматора и с первым входом второго триггера, прямой выход которого соединен со входом управления записи регистра хранения кода частот и через элемент задержки со вторым входом первого триггера, инверсный выход которого соединен с первым входом первого элемента

И, второй вход которого соединен с выходом элемента ИЛИ, со вторым входам триггера и через элеменr НЕ со вторым входом второго элемента И, выходы накапливающего сумматора соединены с информационными входами регистра хранения кода частот, выходы которого соединены со входами дешифратс— ра частот.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

 453803, кл. Н 03 К 23/00, 1974.

2. Авторское свидетельство СССР

Ф 621102, кл. Н 03 К 23/00, 1977.

849493

Яю ФМН юлий г7

ММ

Л»t о

3g»еюеаи

М9

Я Tmarp&

yg Улежрррв

ЮФраи 6

М Сумюкедкер

Л С р

g ЮевачвюелеЕР р

Составитель Ранов

РЕДахтОР М. ПИКОВИЧ ТЕК Е С ° Инт иена КОРРЕКТОР И Коста

Заказ 6117/77 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР о делам изобретений н открытий .

113035 Москва Ж-35 Раушская наб. д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4