Устройство для вычитания

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТИЛЬСТВУ о11851403

Союз Советских

Социалистических

Республик

; и

« (61) Дополнительное к авт. свид-ву (51) М. Кл.З (22) Заявлено 15. 11. 79 (21) 2844827/18-24 с присоединением заявки Hо

G 06 Г 7/50

Государстаениый комитет

СССР no делам изобретений н открытий с (23) Приоритет (53) УДК 681. 325. 5 (088.8) Опубликовано 300781. Бюллетень Ж 28

Дата опубликования описания 30. 07. 81 (72) Автор изобретения

В.Л. Баранов (71) Заявитель

Ордена Ленина институт кибернетики

АН Украинской ССР (54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ!

Изобретение относится к вычислительной технике и предназначено для вычитания двух двоичных чисел.

Известно устройство для вычитания, содержащее два регистра, однозарядный сумматор на три входа и два триггера 1).

Недостатком этого устройства является сложность его реализации.

Известно также устройство для вычитания, содержащее два регистра и триггер, единичный выход которого соединен с первым входом первого элемента И, нулевой выход - с первым входом второго элемента И, единич- 15 ный вход — с выходом первого элемента задержки, соединенного со входом и выходом второго элемента И, второй вход. которого подключен ко второму входу первого элемента И и выхо- 20 ду первого регистра, соединенного входом с выходом первого элемента И, причем выход второго регистра соединен с первым входом третьего элемента И и со входом инвертора, выход 25 которого подключен к первому входу четвертого элемента И, соадиненного выходом с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу третьего элемента 39

И, а выход - к входу второго регистра, нулевой выход триггера соединен со вторым входом третьего элемента И, единичный выход — со вторым входом четвертого элемента И, нулевой вход — с выходом второго элемента задержки,. вход которого подключен к выходу второго элемента ИЛИ, I соединенного первым входом с выходом второго регистра и вторым входом— с шиной сброса f2).

Недостатком этого устройства для вычитания заключается в относительно большом количестве логических элементов.

Найболее .близким к предлагаемому является устройство для вычитания, содержащее два регистра и триггер, соединенный. единичным выходом с первым входом первого элемента И, нулевым выходом с первым входом второго элемента И; единичным входом через первый элемент задержки с выходом второго элемента И, второй вход которого соединен со вторым входом первого элемента И и выходом первого регистра, соединенного входом с выходом первого элемента И, причем вход второго регистра соединен с выходом первогб элемента ИЛИ, 851403 первый вход которого соединен с выходом третьего элемента И, соединенного первым входом с выходом второго регистра и первым входом второго элемента ИЛИ, второй вход которого подключен к шине сброса, единичный вход триггера соединен со вторым входом первого элемента ИЛИ, нулевой выход триггера соединен через второй элемент задержки со вторым входом третьего элемента И, нулевой вход триггера соединен с выходом второго элемента ИЛИ (3).

Недостатком такого устройства является его относительная сложность, Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в устройство для вычитания, содержащее два регистра, два элемента

И, элемент ИЛИ и элемент задержки, вход которого соединен с выходом первого элемента И, выход первого регистра соединен с первым входом второго элемента И, выход которого соединен со входом первого регистра, введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом второго регистра, первый вход — с прямым выходом второго регистра и второй вход — с выходом элемента ИЛИ и первым входом первого элемента И, который подключен вторым и третьим входами соответственно к инверсному выходу второго регистра и к шине сброса устройства, выход первого регистра соединен с первым входом элемента ИЛИ, выход элемента задержки подключен ко вторым входам элемента

ИЛИ и второго элемента И.

На чертеже изображена структурная схема .устройства для вычитания.

Предлагаемое устройство содержит два регистра 1 и 2, элемент 3 задержки, два элемента И 4 и 5, элемент

ИЛИ 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и шину 8 сброса.

Вход регистра 1 соединен с выходом элемента И 5. Вход регистра 2 подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, первый вход которого соединен с прямым выходом регистра

2, а второй вход — с первым входом элемента И 4 и выходом Ьлемента

ИЛИ б.

Выход элемента 3 задержки соединен с первыми входами элемента И 5 и элемента ИЛИ б, который подключен вторым входом к выходу регистра 1 и второму входу элемента И 5.

Вход элемента 3 задержки соединен с выходом элемента И 4, второй и третий входы которого подключены соответственно к инверсному выходу регистра 2 и к шине 8 сброса.

Устройство для вычитания работает следующим образом.

Дальнейшие вычисления повторяются аналогичным образом до полной очистки регистра 1. В регистре 2 фиксируется двоичный код разности.

В регистре 1 содержится двоичный код вычитаемого,а в регистре 2 уменьшаемого. На выходе элемента 3 задержки действует нулевой сигнал.

Двоичные коды вычитаемого и уменьшаемого считываются с выходов регистров 1 и 2 последовательно, начиная с младших разрядов. На входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 поступают сигналы двоичных кодов уменьшаемого и вычитаемого соответственно с выхо10 да регистра 2 и через элемент ИЛИ 6 с выхода регистра 1. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 суммирует по модулю два двоичные коды уменьшаемого и вычитаемого и результат записывается в регистр 2. В это время младшие разряды вычитаемого стираются с помощью элемента И 5, который закрыт нулевым сигналом выхода элемента задержки 3.

Так продолжается до первой комбинации единичного кода вычитаемого

2О и нулевого кода уменьшаемого. В этом случае срабатывает элемент И 4, на выходе которого формируется единичный сигнал. В следующем такте единичный сигнал выхода элемента И 4

25 начинает действовать на выходе элемента 3 задержки, что приводит к открыванию элемента И 5 и формированию на выходе элемента ИЛИ б единичного сигнала. щ После первой комбинации 1-0 ко. дов вычитаемого и уменьшаемого элемент И 4 поддерживается в открытом . состоянии единичным сигналом элемен-. та ИЛИ б до сигнала первой единицы уменьшаемого, который, поступая с инверсного выхода регистра 2 переводит элемент И 4 в закрытое состояние.

В следующем такте нулевой сигнал выхода элемента И 4 начинает действовать на выходе элемента задержки 3, возвращая устройство в исходное состояние.

Таким образом, после первой комбинации 1-0. кодов вычитаемого и уменьшаемого до первой единицы умень4$ шаемого, включая и время обработки этого разряда уменьшаемого, на выходе элемента 3 задержки действует единичный сигнал, который поддерживает элемент И 5 в открытом состоя1р нии и через элемент ИЛИ б поддерживает единичный сигнал на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7,что переводит элемент ИСКЛЮЧАЮЩЕЕ ИЛЙ 7 в режим инвертирования двоичного кода Уменьшаемого. В этом слУчае, с выхода регистра 2 на его вход записывается инвертированный код уменьшаемого, а с выхода регистра 1 на его вход через элемент И 5 переписывается без изменения двоичный код вычитаемого.

851403

Если уменьшаемое.меньше вычитаемого, то разность формируется в дополнительном коде.

Время вычислений составляет один или несколько циклов, где цикл занимает п тактов (n — количество разрядов двоичных кодов уменьшае- 5 мого и вычитаемого).

В конце каждого цикла устройство возвращается в исходное состояние с помощью временного сигнала инверсной полярности действующего

1 на шине 8 сброса в момент считывания с выходов регистров 1 и 2 последних и-ых разрядов. Сигнал сброса, поступающий по шине 8, закрывает элемент И 4, что обеспечивает к началу следующего цикла формирование на выходе элемента 3 задержки нулевого сигнала.

Пример 1. Требуется вычислить разность 2 Y - Х при У > Х

После двух циклов вычислений получаем результат

Х 0.010110111011010

V О.tO0011110000011

X„ 0.010000011010000

Устройство для вычитания, содержащее два регистра, два элемента И, элемент ИЛИ и элемент задержки, вход которого соединен с выходом первого р элемента И, выход первого регистра соединен с первым входом второго элемента И, выход которого соединен со входом первого регистра, о т л ич а ю щ е е с я тем, что, с целью

gg упрощения устройства, в него введен элемент ИСКЛЮЧМОЩЕЕ ЙЛИ, выход которого соединен со входом второго .регистра, первый вход — с прямым ! ,входом второго регистра и второй

35 1 вход - с выходом элемента ИЛИ и пер вым входом первого элемента И,который подключен вторым и третьим входами соответственно к инверсному выходу второго регистра и к шине сброса устройства, выход первого ре4 0 гистра соединен с первым входом элемента ИЛИ, выход элемента задержки подключен ко вторым входам элемента ИЛИ и второго элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 435523, кл. 606 F 7/385, 1974.

2. Авторское свидетельство СССР по заявке 9 2586372/18-24, gy кл. 606 F 7/385, 1978.

3.. Авторское свидетельство СССР по заявке Р 2691127/18-24, :.кл. 606 F 7/385, 1978 (прототип).

Z - Y 0.001100110101001

Чертой отмечены разряды, следующие после первой, начиная с младших разрядов, комбинации кодов 4-1, Y 0 до первой единицы уменьшаемого включительно. Эта черта в вычитаемом

Х отмечает разряды, которые сохраняются в следующем цикле вычислений.

В уменьшаемом У эта черта является обозначением операции инвертирования отмеченных разрядов уменьшаемого.

Код уменьшаемого в каждом цикле преобразуется в код разности посредсТВоМ суммирования по модулю для всех, кроме отмеченных чертой, разрядов, вычитаемого и уменьшаемого, а в отмеченных чертой разрядах код разности формируется из инвертированного кода уменьшаемого.

Точкой отмечен знаковый разряд, который обрабатывается наравне со всеми разрядами.

Пример 2. Требуется вычислить разность Z = Y -. Х при У с. Х

В этом случае разность формируется в дополнительном коде. I

Х,О.101001110010001

0.011110111011000 х„ о.ооооооооооооооо

Z - V„ 1.11О1О1ОО1ООО111

В этом примере для формирования двоичного кода разности потребовался один цикл вычислений.

Технические преимущества предлагаемого устройства для вычитания по.сравнению с известным заключается в сокращении аппаратурных затрат.

Реализация предлагаемого устройства для вычитания требует два регистра, элемент задержки и четыре логических элемента, что позволяет упростить устройство иа один триггер, один элемент задержки и один логический элемент.

Формула изобретения

851403

Тираи 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6360/69

Филиал ППП "Патент", г. Уигород, ул. Проектная,4

Составитель Н.- Слюсарев

Редактор Н. Безродная Техред.Н. Келушак Корректор В. Синицкая