Регистр

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ВТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 14.11.79 (21) 2842040/18-24 (53)M

3 с присоединением заявки Йо (23) Приоритет

G 11 С 19/00

Государственный комитет

СССР по делам мзобретеннй м открытмй

Опубликовано 150881, бюллетень М 30

Дата опубликования описания 15. 08. 81 (53) УДК 681. 327. 66 (088.8) (72) Авторы изобретения

Ю.Н. МартыненкО, Я.Ш. Безродный и A.Â. Смирнов (71) Заявивель (54) РЕГИСТР

Изобретение относится к вычислительной технике и может быть использовано в качестве регистра для хранения и Передачи информации в устройствах с повышенными требованиями к скорости передачи информации.

Известен регистр, содержащий триггеры, входные логические схемы приема информации и шину строба записи.

В указанном регистр е запись информации производится по стробу записи, причем информация на выходе появляется с суммарной задержкой относительно переднего фронта записи на время срабатывания элементов входной 15 логики, на время срабатывания внутренних цепей регистра, служащих для подготовки информации и записи и на. время срабатывания триггеров $1) .

Однако при усложнении входной ло- 20 гики и внутренних цепей регистров, служащих для подготовки информации к записи, существенно снижается скорость передачи информации в регистре.

Наиболее близким по 25 сущности к изобретению является регистр, который содержит триггеры, входные логические схемы, входами соединенные с кодовыми шинами и шиной строба записи, а выходами — с 3Q входами логических схем подготовки информации к записи, выходы которых соединены со входами триггеров P2) .

Недостатком данного регистра является значительное время задержки от переднего фронта строба записи до появления информации на выходе регистра. Кроме того, при усложнении логических схем подготовки информации, возникает существенный разброс времени записи в,регистр, связанный с разбросом времени распространения элементов указанных схем. Это приводит к снижению надежности регистра, требует специальных мероприятий по учету этого разброса, которые по существу сводятся к снижению скорости передачи информации в устройстве, использующем регистр.

Цель изобретения — повышение быстродействия регистра.

Поставленная цель достигается тем, что в регистр, содержащий триггеры, входы которых соединены с выходами формирователей сигналов записи, первые элементы управления записью, выходы которых подключены ко входам формирователей сигналов записи, одни из входов первых элементов управления записью соединены с информационными

855734 входами регистра, а другие входы— с шиной стробирующего импульса, введе ны вторые элементы управления записью и элементы ИЛИ, выходы которых соединены с выходами регистра, одни из входов элементов ИЛИ подключены к выходам триггеров, другие входы элементов ИЛИ соединены с выходами вторых элементов управления записью,од-, ни из входов которых соединены с информационными входами регистра, дру-. гие входы вторых элементов управления записью подключены к шине стробируюцего импульса.

На чертеже изображена функциональная схема предлагаемого регистра.

Регистр содержит триггеры 1, элементы 2 и 3 управления записью, шину

4 стробирующего импульса, формирователи 5 сигналов записи, элементы

ИЛИ б.

Регистр работает следующим об- 2О разом.

В исходном состоянии все триггеры

1 хранят нулевую информацию (что обеспечивается предварительным сбросом триггеров в "О").

При подаче информации на информационные входы и строба на шину 4 происходит запись информации в регистр обычным образом, т.е. информация поступает через первые элементы

2 управления записью,.формировате- Зо ли 5 сигналов записи и записывается в триггеры 1. Одновременно информация поступает через вторые элементы

3 управления записью на входы элементов ИЛИ б и далее на выход регист- 35 рае

О

При этом информация появляется на выходе раньше, чем произойдет ее запись непосредственно в триггер

1. Затем после записи информации в 4О триггеры 1, информация поступит на вторые входы элементов ИЛИ 6 и далее на выход регистра.

Цепь первые элементы 2 управления записью — формирователи 5 сигналов ."за писи — триггеры 1 при равноценной элементной базе для всех элементов регистра имеет задержку распространения больше, чем цепь вторые элементы 3 управления записью — элементы ИЛИ 6. В этом случае резуль- © тирующая скорость передачи информации на выход регистра определяется цепью, имеющей меньшую величину задержки распространения. При этом необходимо обеспечить длительность строба записи, превышающую время задержки распространения в цепи, имеющей наибольшую задержку, что всегда легко осуществимо. В этом случае исключено влияние разброса задержек в логических схемах подготовки информации и триггерах 1 регистра.

Технико-экономический эффект от предлагаемого технического решения заключается в уменьшении времени задержки от переднего строба записи до появления информации на выходе регистра, что позволяет повысить

его быстродействие.

Формула изобретения

Регистр, содержащий триггеры, входы которых соединены с выходами формирователей сигналов записи, первые элементы управления записью, выходы которых подключены ко входам формирователей сигналов записи, одни из входов первых элементов управления записью соединены с информационными входами регистра, а другие входы — с шиной стробирующего импульса, отличающийся тем, что, с целью повышения быстродействия регистра, в него введены вторые элементы управления записью и элементы

ИЛИ, выходы которых соединены с выходами регистра, одни из входов элементов ИЛИ подключены к выходам триггеров, другие входы элементов ИЛИ соединены с выходами вторых элементов управления записью, одни из входов которых соединены с информационными входами регистра, другие входы вторых элементов управления записью подключены к шине стробирующего импульса.

Источники информации, принятые во внимание при экспертизе

1. Папернов A.A. Логические основы цифровой вычислительной техники.

M., Советское радио,1972, с. 81-83, 2. Каталог микросхем фирмы "Siroens", с. 142-143. Микросхема FLJ

195 (прототип).

855734

Составитель A. Воронин

Теехред Л. Пекарь Корректор С. Шекмар

Редактор М. Погориляк

Тираж 645 Подписною

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Рауыская наб., д. 4/5

Закаэ 6923/73

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

Регистр Регистр Регистр 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх