Аналого-цифровой интегратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

It .АВТОРСКОМУ СВ ВТВЛЬСТВУ

Союз Советских

Социвпистичвских республик

<и>866563 (61) Дополнительное к авт. саид-ву (22) Заявлено 250180 (21) 2874856/18-24 с присоединением заявки Мо (23) ПриоритвтОпубликовано 230981. Бюллетень No 35

Дата опубликования описания 2 30981 (ss)м. к,.

G 06 G 7/186

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 681 ° 335 (088. 8) (72) Авторы изобретения

М.Н. Глазов и Э.С. Никулин

» (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к автоматиi ке, предназначено для формирования .напряжения, пропорционального интег-. ралу от входного сигнала и может использоваться в системах автоматического управления различных технологических процессов и обаектов, когда требуются большие постоянные интег- рирования. 10

Известны устройства для интегрирования, содержащие реверсивный счетчик импульсов, цифро-аналоговый преобразователь и преобразователь напряжение - частота, выполненный иа основе аналогового интегратора и компаратора (1).

Однако вследствие сбоев счетчика под действием случайных помех и перерывов в подаче питания происходит разрушение информации, накопленной 20 интегратором, что может приводить к аварийным последствиям.

Наиболее близким по технической сущности к предлагаемому является аналого-цифровой интегратор, содержа-. 25 щий последовательно включенные преобразователь напряжение - частота, реверсивный счетчик импульсов и цифроаналоговый преобразователь с выходным сумматором, второй вход кото- 3() рого подключен к выходу. аналогового интегратора, и контур восстановления информации, состоящий из последовательно включенных блоков слеженияхранения, сравнения, выявления модуля и логическое схемы управления режимом работы блока слежения-хранения (2);

Недостатком известного аналогоцифрового интегратора является наличие погрешности интегрирования, свя- занной с неравенством квантов напряжений на выходах аналогового интегратора и цифро-аналогового преобразователя. Это обусловлено как погрешностями цифро-аналогового преобразователя, в частности, непосредством его шага квантования, так и неточностью релейных элементов в преобразователе напряжение — частота, осуществляющих квантование интеграла входного сигнала. В результате, в моменты сброса аналогового интегра» тора (в точках квантования) возникают скачки напряжения на выходе интегратора, которые сохраняются в течение периода работы преобразователя напряжение - частота, что снижает точность интегрирования.

866563

Цель изобретения - повышение точности интегрирования.

Поставленная цель достигается тем, что в интегратор, содержащий последовательно соединенные аналоговый интегратор, компаратор, реверсивный счетчик .импульсов, цифроаналоговый преобразователь и сумматор, вход которого через управляемый ключ подключен к выходу аналогового интегра-. тора, а выход — к первому входу первой схемы сравнения н первому входу { переключателя, вторым входом соединенного со входом задания начальных условий аналого-цифрового интегратора, а выходом - с входом первого блока слежения-хранения, выход которого подключен. к второму входу первой схемы, сравнения, выходом соединенной с последовательно включенными первым блоком выделения модуля я первым логическим элементом И-НЕ, введены второй блок слежения-хранения, вторай схема сравнения, второй блок выделения модуля, логический элемент сложения по -модулю два, второй логический элемент И-ИЕ и логический элемент И,,входы которого соединены со.ответственно с выходами первого и второго логических элементов И-НЕ,. а выход подключен к управляющему вхо-. ду первого блока слежения-хранения, входы второй схемы сравнения и вто- . ЗО рого блока слежения-хранения подключены к выходу первого блока слежения-хранения и выходу сумматора, выход второй схемы сравнения через вто.рой блок выделения модуля подключен к.первому входу логического элемента сложение по модулю два, второй вход которого соединен с выходом первого блока выделейия модуля, а выход подключен к первому входу второго логи- 4Q ческого элемента И-НЕ, второй вход которого подключен к источнику управляющего напряжения, и управляющему входу второго блока слежения-хранения, выход которого со динен с входом сумматора.

На фиг. 1 представлена блок-схема аналого-цифрового интеграторами на фиг. 2 — временные диаграммы изменения напРяжения на выходе интегратора при работе в режиме интегрирования.

Аналого-цифровой интегратор содержит преобразователь 1 напряжениечастота, построенный на аналоговом интеграторе 2 с ценью сброса в нуле вое состояние 3 и компараторе 4уреввр;55 сивный, счетчик импульсов 5 со счетным входом 6 и входами 7 и 8 управления реверсом, соединенными с импульсным и потенциальными выходами схемы 4 сравнениями цнфро-аналоговый gp преобразователь 9, соединенный с сумматором 10, к другому входу сумматора через резисторы ll и 12 и .Управляемый ключ на транзисторе 13, G

1подключенный к импульсному выходу 65 схемы 4 сравнения через согласующую цепь 14, подсоединен аналоговый ин тегратор 2. Выход сумматора 10 под» ключен к входу 15 переключателя 16, другой вход 17 которого соединен с входом задания начальных условий

V>., а управляющий вход 18 связан с входом управления записи начальных условий ЧУ. Выход переключателя 16 подключен к входу блока слеженияхранения;19 содержащего усилитель

20, запоминающий кондейсатор 21, ис-, токовый повторитель 22 на полевом транзисторе и переключатель 23 режима работы слежение-хранени . Блок, 23 слежение-хранение подключен к схеме 24 сравнения, к другому входу, которой подключен выход сумматора 10.. Выход схевн 24 сравнения через резистор 25 подключен к сую ирующему входу аналогового интегратора 2 и через блок 26 выделения модуля и логический элемент 27 И-НЕ к управляю- щему входу жвревключателя 23 режимЬв слежение-хранение..Интегратор содержит также второй блок 28 слежения» хранения с усилителем 29, запоминающим конденсатором 30, истоковым повторителем 31 на полевом транзисторе н ключом 32 выбора режима слежениехранеиие, логический элемент 32 И и последовательно соединенные схема

34 сравнения, блок- 35 выделения модуля, логический элемент. 36 СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА и элемент 37 И-НЕ. На входе усилителя 25 включены резисторы 38 и 39, с помощью которых обеспечивается суммирование сигналов на входе блока 28 слежения-хранения.

Входы, блока 28 и схемы 34 сравнения соединены с выходами сумматора 10 . и первого блока 19 слежения-хранения, а выходы укаэанных блоков подключены к входу сумматора 10 и входу второго .блока 35 выделения модуля, который через логический элемент 36

СЛОЖЕНИЕ ПО МОДУЛЮ ДВА подключен к цепи управления ключа 32 выбора режима блока 28 слежение-,хранение и одному иэ входов элемента 37 И-НЕ.

Другие входы элементов 37 и 36 соединены соответственно с входом управления записью начальных условий V и выходом блока 26 выделения модуля.

У

Выход элемента 37 И-HE соединен с входом схемы 33 И, другой вход которой подключен к элементу 27 И-НЕ.

Для аналого-циФрового интегратора характерны два основных режима рабо« ты - интегрирование и запись началь ных условий. Выбор режима осуществляется с помощью нереключатвля 16 по сигналу Чу а., Работа устройстВа s режиме интегрирования {сигнал ч имеет единичное значение, и переключатель 16 находит ся в положении, нри котором на вход блока 19 слежвння-хранения подключен

866563 выходной сигнал ЧВЫ„ сумматора 0) происходит следующим образом.

При наличии входного сигнала

V> преобразователь 1 напряжение— частота генерирует импульсы с частОтОйр прОпОрциОнальнОй ЧВу ° IIpH этОм 5 в зависимости от знака Ч „на потенциальных выходах компаратора 4, соединенных с входами 7 и 8 управления реверсом счетчика 5, устанавливаются напряжения, настраивающие счетчик на сложение или вычитание импульсов на . его счетном входе б. Кодовые комбинации, возникающие в счетчике, преобразуются цифроаналоговым преобразователем 9 в сигнал, поступающий на вход сумматора 10. Появление импульсов на счетном входе б счетчика 5 происходит в моменты времени, когда напряжение на выходе аналогового интегратора 2 достигает уровня срабатывания схемы 4 сравнения, после 2О чего под действием выходного сигнала компаратора осуществляется быстрый сброс (разряд емкости) аналогового интегратора 2. В результате интегратор выключается, и процесс заряда Я емкости под действием сигнала V > повторяется. Поэтому за каждый период работы преобразователя 1 с помощью компаратора 4 фиксируется величина и знак приращения интеграла входного напряжения V8>, т.е. в схеме осуществляется квантование интеграла входного напряжения V > по уровню.

Приращение интеграла накапливается в реверсивном счетчике 5 и преобразуется в электрическое напряжение с помощью цифроаналогового преобразователя 9. При надлежащем выборе уровней переключения компаратора 4 4О. масштаба цифроаналогового преобразователя 9 и сопротивлений на входах сумматора 10 должно обеспечиваться равенство между приращениями интеграла входного сигнала на выходе 4. аналогового интегратора 2 и квантом напряжения на выходе цифроаналогового преобразователя 9. В этом случае на выходе сумматора 10 формируется напряжение, пропорциональное интегралу от входного сигиала Чв, причем погрешность дискретности такого аналого-цифрового интегратора при постоянном шаге квантования цифроаналогового преобразователя 9 должна быть равна нулю. Поскольку время сброса аналогового интегратора 2 имеет конечное значение, для предотвращения всплесков напряжения на выходе сумматора 10 в интервалах сброса интегратора 2 в схеме предусмот- 40 рен транзисторный ключ 13. Этот ключ под действием счетного импульса, поступающего на базу транзистора 13 через согласующую цепь 14, открывается и отключает сумматор 10 от ана- Я погового интегратора 2 на время разряда его емкости.

При нормальной работе цифроанало гового интегратора (сбоев счетчика

5) скорость отработки блока 19 слежения-хранения превышает максимальную скорость изменения выходного напряжения сумматора 10. Поэтому выходное напряжение Чл блока 19 практически равно напряжению V сумматора 10 (переключатель 23 замкнут) и схемы 24 и 34 сравнения находятся в нулевых состояниях (их выходные напряжения равны нулю) . Соответственно равны нулю и выходные напряжения

V>« V < бЛОков 26 и 35 выделения модулей, а потому выходной сигнал элемента 36 СЛОЖЕНИЕ П9 МОДУЛЮ ДВА, на входы которого поступают сигналы

V и V, также равен нулю. При этом переключатель 32 режима работы второго блока 28 слежения-хранения разомкнут и этот блок находится в режиме хранения. В то же время первый блок 19 слежения-хранения работает в режиме слежения, поскольку переключатель 23 выбора режима его работы удерживается в замкнутом положении (выходной сигнал элемента 33 И равен единице, так как на входах этого элемента действуют единичные логические сигналы с выходов элементов

37 и 27 И-HE. Следовательно, в режиме интегрирования, когда Чл = VÇûõ блок 19 слежения-хранения находится в режиме слежения и не оказывает влияния на работу аналого-цифрового интегратора.

В действительности из-за погрешностей цифроаналогового преобразователя 9 и непостоянства его шага квантования в реальном интеграторе невозможно обеспечить эквивалентность приращений (квантов) напряжений на выходах аналогового интегратора 2 и цифроаналогового преобразователя 9.

В результате, аналоговый интегратор не дает полного сглаживания выходного сигнала аналого-цифрового интегратора и в моменты фиксации квантов интефала возникают скачки напряжения на выходе суюиатора.

Как видно из временных диаграмм (пунктирная линия на фиг. 2), зависимость напряжения на выходе устройства при интегрировании напряжения

ЧВ = Const с тличается от линейной, несмотря на наличие сглаживающего напряжения, поступающего на вход сумматора 10 с аналогового интегратора 2.

При возникновении скачков напряжения на выходе сумматора 10 из-за запаздывания блока 19 слежения-хранения на входах схем "4 и 34 сравнения возникает ошибка. Эта ошибка превышает порог включения блока 34, .что приводит к появлению сигналов на выходах этого блока и выявителя

866563,35 модуля В то же время блок 24 остается в нулевом положении за счет соответствующего выбора его зоны нечувствительности.. Это приводит к несоответствию сигналов на входах элемента 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, в результате чего на его выходе возникает единичный логический сигнал, под действием которого происходит замыкание ключа 32 выбора режима и переход блока 28 слежения-хранения в режим слежения.

Одновременно под действием нуле вого сигнала с выхода элемент 37

И-НЕ элемент 33 И переходит в нулевое положение, благодаря чему ключ 23 выбора режима размыкается и первый . блок 19,слежения-хранения переходит в режим хранения ° В этом режиме на выходе блока 19 поддерживается напряжение, которое существовало на выхо- . де сумматора 10 до момента обновления «О информации в счетчике 5, т.е. до начала сброса аналогового интегратора

2 в нулевое состояние. Выходное напряжение блока 19 сравнивается на входах второго блока 28 слеженияЪ хранения.с выходным напряжением сумматора 19, который при замкнутом переключателе 32 охватывается глубокой отрицательной обратной связью через блок 28. В результате, выходное напряжение сумматора 10 автоматически подстраивается под выходное напряжение V<9 блока 19 слежения-хранения. При одинаковых сопротивлениях резисторов 38 и 39 на входах усилителя 29 и достаточно большом коэффициенте усиления блока 29 на его выходе установится такой сигнал U< при котором выходное напряжение сумматора

10 практически равно напряжению Vqy (свих = V 9) т.е. на выходе блока 28 40 сформирован корректирующий сигнал

V, устраняющий скачок напряжения на выходе сумматора 10.

В момент времени, когда разность между йапряжениями ЧВых и ЧЕ ока- 45 зывается в пределах зоны нечувстви- тельности схемы 34 сравнения, этот блок переходит в нулевое состояние.

Сигнал на выходе блока 35 выделения модуля также становится равен нулю и на входах элемента 36 СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА устанавливаются одинаковые с..гналы, в результате чего элемент 36 переходит в нулевое состояние. Это вызывает появление единичных сигналов на выходах схемы 55

37 И-НЕ и схемы 33 И, что приводит к замыканию переключателя 23 и персходу блока 19 слежения-хранения в режим слежения за выходным сигналом сумматора 10. Одновременно под дей- 6О ствием нулевого сигнала на выходе. элемента,36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА переключатель 32 размыкается и- блок

28 переходит в режим хранения сигнала коррекции V . Сигнал Vg посту- 65 ( пае - на дополнительный вход сумматора 10 и остается неизменным до появления следующего счетного импульса на входе 6, т.е. до получения очередного кванта интервала от входного напряжения Ug Если приращение напряжения на выходе цифроаналогового преобразователя 9 на очередном шаге работы интегратора равно с учетом масштабов приращению напряжения на выходе аналогового интегратора 2, схема 34 сравнения остается в нулевом положении и сигнал коррекции сохраняет предыдущее значение. Обновле.ние сигнала коррекции. происходит лишь при возникновении ошибки, превышающей порог чувствительности схе-, мы 34 сравнения.

Таким образом, скачки выходного напряжения сумматора 10, обусловленные погрешностями цифроаналогового преобразователя 9, неточностью резисторов на входах сумматора 10, несогласованностью порогов переключения компаратсра 4 с шагом квантования цифроанало1ового преобразователя 9 и другими факторами, подавляются с помощью введенного контура сглаживания, который включает в себя второй блок 28 слежения-хранения, логические элементы 33 И, 36 СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА 37 И-НЕ а также трехпозиционную схему 34 сравнения и блок 35 выделения модуля. Этот контур в моменты обновления информации в счетчике за счет глубокой отрицательной обратной связи, охватывающей выходной сумматор, вырабатывает необходимое корректирующее напряжение и запоминает его до очередного момента обновления. В результате зависимость напряжения на выходе сумматора

10 от времени приближения к линейной (сплошная линия на фиг. 2) и погреш-. ность интегратора, связанная с непостоянством шагов квантования и неэквивалентностью приращений напряжений на выходах цифроаналогового преобразователя и аналогового интегратора практически устраняется. В конечном счете достигается повышение точности интегрирования.

Если в процессе интегрирования входного напряжения V происходит сбой счетчика 5, например, из-за случайных помех, при ограниченной скорости слежения блока 19 сигналы на входах схем 24 и 34,сравнейия отличаются на величину, превышающую . их эоны нечувствительности, в результате чего эти блоки переходят во включенные состояния и на выходах схем 26,и 35 выделения модулей появляются единичные сигналы. При этом элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ

ДВА сохраняет нулевое состояние, переключатель 32 режима 1 азомкнут и блок 28 слежения-хранения остается.:

866563

1.0

I в режиме хранения корректирующе о сигнала V . Блок 19 слежения-хранения также устанавливается в режим хранения, поскольку в этом случае на вы ходе элемента 33 И под действием, нулевого. сигнала схемы 27 -HE возникает нулевой сигнал, при котором переключатель 23 режимов размыкается

Одновременно сигнал с выхода схемы

24 сравнения поступает на вход преобразователя 1 напряжение . — частота (через резистор 25 сигнал с выхода схевы 24 поступает на суммирующую точку аналогового интегратора 2), благодаря чему аналого-цифровой интегратор охватывается глубокой отрицательной обратной связью через схему 24 сравнения.

Под действием выходного сигнала схема 24 преобразователь 1 восстанавливает информацию в счетчике 5, так как подача импульсов на вход 6 осуществляется до тех пор, пока разность входных напряжений. сумматора

10 и цифроаналогового преобразователя 9 не снижается до величины, при которой происходит выключение схемы

24 сравнения. После этого из-за не. соответствия входных сигналов логический элемент 36 СЛОЖЕНИЕ ПО МОДУЛЮ

ДВА устанавливается в единичное состояние, при котором блок .28 слеженияхранения переходит в режим слежения, в то время ° как блок 19 слежения-хранения остается в режиме хранения.

В результате, выходное напряжение сумматора 10 подстраивается под напряжение на выходе блока 19 слежения-хранения с погрешностью, лежащей в пределах зоны нечувствительности схемы 34. сравнения.

Порог включения схемы 34 сравнения может быть сделан существенно меньше, чем у схемы 24 в известном аналого-цифровом интеграторе (в известном устройстве минимальная зона нечувствительности схемы сравнения ограничивается укаэанными погрешностями.и лежит обычно в пределах

2-3 шагов квантования).

Следовательно благодаря контуру сглаживания восстановление информации производится с более высокой точностью по сравнению с известным.

Работа интегратора в режиме записи начальных условий. В этом случае Ч) = 0 и переключатель 16 устанав:ливается в положение, при котором на вход блока 19 слежения-хранения подключен источник задания начальных условий U . .При этом на выходах элементов 27 и 37 -HE и соответственно элемента 33 И формируются единичные логические. сигналы, переключатель 23 заикается, блок 19 слеженияхранения переходит в режим слежения и отрабатывает напряжение начальных условий Ча (в течение этого, времени напряжение Vy должно сохранять нулевое значение) . В процессе тработки н пряжения Чд в промежутке времени, когда блоки 24 и 34 сравнения находятся во включенных состояниях (ЧВЫ„фЧ(З ), на выходе логического элемента 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА возникает нулевой сигнал, переводящий блок 28 слежения-хранения в режим хранения. Однако в данном случае в отличие от рассмотренного процесса сглаживания блок 19 не переходит в режим хранения, так как при

Ч = 0 на выходе элемента 33 И сохраняется единичный логический сигнал, а.потому напряжение V на вы1 ходе блока 19 продолжает йзменяться

Ъ и принимает значение V . Поскольку корректирующий сигнал Ч„ блока 28 слежения-хранения огранйчен. межцч напряжениями на выходах сумматора 10 и блока 19 сояраняется рассогласова20 ние, превышающее пороги включения схем 24 и 34 сравнения. Под действием выходного напряжения блока 24 срав-. нения преобразователь 1 напряжениечастота воздействует на реверсивный счетчик так, чтобы устранить рассогласование на .входах схемы 24 сравнения. Как н в рассмотренном случае, когда происходит восстановление информации при сбое счетчика, заполнение счетчика 5 происходит до тех пор, пока не происходит выключение схемы .

24 сравнения, т.е. до момента, когда

I разность между выходными напряжениями сумматора 10 и блока 19 слеженияхранения не станет меньше порога отпускания схемы 24. Если после выключения схемы 24 сравнения разность указанных напряжений превышает порог включения схемы 34 сравнения, под действием единичного .сигнала с выхо40 да элемента 36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА блок 19 переходит в режим хранения, а блок 28 — в режим слежения, обеспечивая. точную подстройку напряжения сумматора 10 в соответствии с заданным .напряжением Ч 9, и следовательно, . с напряжением начальных условий V

Когда напряжение Чз равно Чо, блок

34 срав-е-ния выключается, элемент

36 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА возвращается в нулевое состояние, блок 28 переходит в режим хранения, а блок

19 — в режим слежения, и устройство начинает работать в режиме интегрирования с заданными начальными условиями

Таким образом, благодаря введенному контуру сглаживания и соответствующим соединениям этого контура с другими элементами аналого-цифрового интегратора обеспечивается пощ. вышение точности работы интегратора

KcLK в режиме записи начальных условий, так и в режиме :нтегрирования, включая процесс восстановления информации при случайных сбоях счетчи866563

Введение контура сглаживания в аналого-цифровой интегратор повышает качественные показатели интегратора, расширяет возможности его применения, упрощает его использование в устройствах дифференцирования медленно меняющихся сигналов. Дифференцирующие устройства, построенные на основе предлагаемого аналого-цифрового интегратора, обладают улучшенными динамическими характеристиками за счет более высокого коэффициента усиления, которым может обладать усилитель в устройстве сравнения дифференцируемого сигнала и сигнала обратной связи, формируемого аналогоI цифровым интегратором. t5

Формула изобретения

Аналого-цифровой интсгратор, .соде,ащий последовательно соединенные ".О .аналоговый интегратор„ компаратор, реверсивный счетчик импульсов, цифроаналоговый преобразователь и сумматор, вход которого через управляемый ключ подключен к выходу аналогового интегратора, а выход - к первому входу первой схемы сравнения и первому входу переключателя, вторым входом соединенного с входом задания начальных условий аналого-цифрового интегратора, а выходом - с,входом первого блока слежения-хранения, выход которого поцключен к второму входу первой схемы сравнения, выходом соединенной с последовательно включенными первым блоком выделения модуля

I и первым логическим элементом И-НЕ, отличающийся тем, что, с целью повышения точности интегрирования, в него введены второй блок слежения-хранения, вторая схема сравнения, второй блок выделения модуля, логический элемент сложения по модулю два, второй логический элемент И-НЕ и логический элемент И, входы которого соединены соответственно с выходами первого и второго логйческих элементов И-НЕ, а выход подключен к управляющему входу первого блока слежения-хранения, входы второй схемы сравнения и в-срого блока слежения-хранения подключены к выходу первого блока. слеженияхранения и выходу сумматора, выход . второй схемы сравнения через второй блок выделения модуля подключен к первому входу логического элемента сложение по модулю два, второй вход которого соединен с выходом первого блока выделения модуля, а выход подключен к первому входу второго логического элемента И-НЕ, второй вход которого подключен к источнику управляющего напряжения, и управляющему входу второго блока слеженияхранения, выход которого соединен с входом сумматора.

Источники информации, принятые во внимание при экспертизе

1. Патент CttlA 9 3288627, кл. G 06 G 7/18, 1975.

2. Авторское свидетельство СССР

9 507872, кл, G 06 G 7/18, 1973 (прототип).

866563

Составитель С. Белан . Редактор А. Шандор Техред A.Ae Корректор.С. Щомак

ЮЮЮЮЮЮЮЮ ЮЮЮЮЮВВЮЮЮЮЮЮЮЮЮЮ ЮЮЮ

Заказ 8079/71 . Тираж 748 Подписное

BHHHIIH Государственного комитета СССР по делам. изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д. 4/5

ЮЮЮ ВВЮЮ

Филиал IIIIII Патент, r. Ужгород„ул. Проектная, 4