Аналого-цифровое интегрирующее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических республик (is>868784 (61) Дополнительное к авт. свид-ву

% (22) Заявлено 1401.80 {21) 2869721/18-24 (51)М. Кл.з с присоединением заявки ¹â€”

G 06 G 7/186

Госуаарственкый комитет

СССР ио делам изобретений к открмткй (23) Приоритет. Опубликовано 3009я1. Бюллетень № 36

Дата опубликования описания 30.0981 (5З> УДК 681.335 (088. 8) (72) Авторы изобретения

В.С.Плеханов и В.М.Сидоров

Новосибирский электротехнический НнститфФА! (71) Заявитель (54) АНАЛОГО-ЦИФРОВОЕ ИНТЕГРИРУЮ ЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может найти применение в устройствах предварительной обработки аналоговой информации в качестве интегратора.

Известен аналого-цифровой интергатор, содержащий преобразователь полярности входного сигнала, аналоговый интегратор, входные и выходные аналоговые вентили, инвертор аналогового сигнала, пороговый элемент, согласующие элементы, счетный триггер, многоразрядный счетчик и цифроаналоговый преобразователь (1).

Однако существенный недостаток 15 этого устройства состоит в том, что оно пригодно для интегрирования только однополярных сигналов.

Наиболее близким по технической сущности к предлагаемому является . 20 аналого-цифровое интегрирующее устройство, содержащее реверсивный переключатель входного сигнала, аналоговый интегратор, вход которого соединен с выходом реверсивного переклю25 чателя, а выход - с первыми входами двух схем сравнения. Схемы сравнения своими выходами соединены со входами логического блока,в состав которого входят два триггера и схе- 30 ма выделения неравнозначности состояний этих триггеров. Вторые входы этих схем сравнения сбединены с соответствующими клеммами положительного и отрицательного пороговых уровней потенциала. Первый выход логического блока соединен с тактирующими входами реверсивного переключателя входного сигнала и реверсивного счетчика, второй выход логического блока соединен с логическим входом счетчика, предназначенным для управления направлением счета (2).Однако данное устройство, как и укаэанное выше, обладает недостатком, заключающимся в том, что сигнал, подлежащий интегрированию, прежде, чем поступить на вход аналогового интегратора, претерпевает инверсию и коммутации, что влечет за собой снижение точности устройства.

Цель изобретения - повышение точности устройства.

Поставленная цель достигается тем, что в аналого-цифровое интегрирующее устройство, содержащее аналоговый интегратор, первый вход которого является сигнальным входом устройства, а выход соединен с первым входом схе:мы сравнения, дешифратор, первый

868784 логового интегратора 3 равен нулю, содержимое счетчика — нулевое, состояние входного триггера дешифратора 7 — нулевое, а выходного — единичное. При этом потенциал на выходе реверсивного переключателя равен

20 +0масшт i а на выходе схемы б сравнения — единичный логический уровень потенциала.

С приходом тактового импульса в момент времени tq входной триггер

25 дешифратора 7 принимает состояние, которое ему диктует схема сравнения (1 ), а выходной триггер — состояние, в котором находился до этого момента входной триггер (0 ). Потенциал на выходе реверсивного переключателя 1 после момента 1„ становится равным +Омс с, а на выходе схемы б сравнения устанавливается нулевой уровень потенциала.

С приходом очередного тактового импульса в .момент входной и выходной триггеры регистра переходят в состояния соответственно 0 и 1 . Выходной потенциал реверсивного переключателя 1 становится рав40 ным -U T, а на выходе схемы б сравнения устанавливается единичный логический уровень потенциала.

Описанные переходы схемы их одного состояния в другое чередуются до тех пор, пока выходной потенциал аналогового интегратора 3 не выйдет за рамки интервала «+ug< » . Заме-, тим, что до этого же момента времени триггеры дешифратора 7 будут асегда находится в взаимно противоположных состояниях. При этом на первом выходе дешифратора 7 будет сохраняться нулевой логический потенциал,аналоговый ключ 5 будет постоянно разомкнут, а состояние интегратора 3 будет всецело определяться входным сиг-. налом устройства на входе 4. Содержимое реверсивного счетчика 8 будет неизменным.

Теперь допустим, что под действи"

60 ем входного сигнала состояние интегратора 3 изменилось так, что в некоторый момент времени его выходной потенциал стал выше, чем +u>q »

Ближайший тактовый импульс, выделяю65 щий этот факт, заносит вторую. подряд вход которого подключен к выходу схемы сравнения, а первый и второй выходы соединены с входами реверсивного счетчика, выходы которого являются выходами устройства, и реверсивный переключатель, управляющий вход которого подключен к первому выходу дешифратора, введен аналоговый ключ, включенный между выходом реверсивного переключателя и BTopbIM входом аналогового интегратора, при этом выход реверсивного переключателя подключен ко второму входу схемы сравнения,а аналоговый вход соединен с входом опорного уровня устройства, а вторые выход и вход дешифратора связаны соответственно с управляющим входом аналогового ключа и входом тактирующих импульсов устройства.

На фиг.1 приведена принципиальная схема устройства; на фиг.2 — временные диаграммы напряжений в характерных его точках в процессе интегрирования.

Предлагаемое устройство (фиг.1) состоит из реверсивного переключателя 1, аналоговый вход которого соединен с входом опорного уровня 2 устройства, аналогового интегратора 3, один вход которого соединен с сигнальным входом устройства 4, другой через аналоговый ключ 5 соединен с выходом реверсивного переключателя 1.

В состав устройства входят также схема 6 сравнения, дешифратор 7 и реверсивный счетчик 8. Один из входов схемы б сравнения соединен с выходом реверсивного переключателя 1, другой — соединен с выходом аналогового интегратора 3. Один из входов дешифратора 7 соединен с выходом схемы б сравнения, другой — c тактирующим входом устройства 9. Второй выход дешифратора 7 соединен с управляющим входом аналогового ключа 5 и со счетным входом реверсивного счетчика 8. Первый выход дешифратора 7 соединен с управляющим входом реверсивного переключателя 1 и реверсирующим входом счетчика 8. Реверсивный переключатель 1 при единичном логическом уровне потенциала на его уп,равляющем входе обеспечивает прямое представление входного сигнала на выходе. При нулевом логическом уровне управляющего потенциала он о6еспечивает инверсное представление входного сигнала на выходе. Аналоговый ключ 5 замкнут при единичном логическом уровне потенциала на управляющем входе, при нулевом — разомкнут. Схема б сравнения выдает единичный логический уровень потенциала на своем выходе тогда, когда потенциал в точке В выше потенциала в точке A. Дешифратор 7 в данном, частном, случае представляет собой регистр сдвига, выполненный на 2 -триггерах, и схему выделения равнозначности состояний этих триггеров. Назначение дешифратора 7 — обеспечить режим слежения за величиной напряжения на выходе интегратора 3 с тем, чтобы, в случае выхода его за преде5 ° ëû установленных рамок, произвести коррекцию заряда интегратора 3 и соответствующую коррекцию содержимого реверсивного счетчика 8, выходы которого соединены с выходом устройства .

10.

Устройство работает следующим образом.

Допустим, в некоторый момент времени (фиг. 2) выходной потенциал ана868784 единицу в дешифратор 7. На выходе. схемы выделения равнозначности состояний этих триггеров возникает единичный логический уровень потенциала.

Аналоговый ключ 5 замыкается и на вход интегратора 3 поступает положительное значение опорного уровня, вызывающее изменение выходного потенциала интегратора 3 в сторону убывания.

Эа однин период следования тактовых импульсов интегратору 3 сообщается корректирующая вольт-секундная порция воздействия на входе, соответствующая изменению его выходного потенциала иааф- ум . Этого воздействия достаточно, чтобы после одного такта коррекции выходной потенциал интегратора снова оказался внутри интервала + u . Очередной тактовый импульс, согласно логике работы устройства, описанной выше, приводит триггеры дешифратора 7 в неравнозначные состояния, аналоговый ключ 5 размыкается и интервал корректирующего воздействия +0„,ц на входе интегратора 3 заканчивается. Одновременно реверсивный счетчик

8 получает отрицательное единичное приращение содержимого, поскольку на втором выходе логического блока 7 в данном случае имеет место единичный логический уровень потенциала.

Если выходной пртенциал интегратора 3 под действием входного сигнала изменяется так, что в некоторый момент времени он оказывается ниже, чем -Uö, то происходит процесс ижшт коррекции, аналогичный описанному.

Отличие состоит только в том, что триггеры дешифратора 7 в этом .-лучае находятся в нулевых состояниях, коррекция содержимого интегратора 3 ,при этом под действием инверсного значения масштабирующего потенциала, а реверсивный счетчик 8 получает .положительное приращение содержимого на единицу.

Потенциал входа опорного уровня

2 определяет величины пороговых потенциалов +Омасвт H --U rrz через них — цену единицы младшего разряда, реверсивного счетчика 8 в вольт-секундном выражении. Чем выше этот потенциал, тем большим приращениям интеграла от входного напряжения соответствуют приращения выход" ного кода. Наличие входа опорного уровня в этом устройстве позволяет осуществить электрическое управление постоянной интегрирования.

Таким образом, благодаря аналоговому ключу, введенному в схейу аналого-.цифрового интегратора, и предложенным авязям предлагаемое устройство является более точным в работе, 10 .чем известное, поскольку сигнал, подлежащий интегрированию, не претерпевает коммутаций и инверсий на входе устройства, а непосредственно поступает на вход аналогового интег15 ратора 3.

Формула изобретения ур Аналого-цифровое интегрирующее устройство, содержащее аналоговый интегратор, первый вход которого является информационным входом устройства, а выход соединен с первым входом схемы сравнения, дешифратор, первый вход которого подключен к выходу схемы сравнения, а первый и второй выходы соединены с входами реверсивного счетчика, выходы которого являются выходами устройства, и реверсивный переключатель, управляющий вход которого подключен к первому выходу дешифратора, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности. интегрирования, в него введен аналоговый ключ, включенный между вторым входом аналогового интегратора и выходом реверсивного переключателя, соединенным со вторым входом схемы сравнения, аналоговый.

QQ вход реверсивного переключателя соединен с входом опорного уровня устройства, а вторые выход и вход дешифратора связаны соответственно с управляющим входом аналогового ключа

45 и входом тактирующих импульсов устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 389515, кл. G 06 G 7/18, 1971.

2. Авторское свидетельство СССР

Р 627587, кл. Н 03 К 13/20, 1976 прототип).

868784

Фаг.f

Составитель С.Белан

Редактор И.Ткач Техред A.Càâêà

Корректор Г.Решетник

Филиал ППП Патент, г.ужгород, ул.Проектная, 4

Заказ 8331/72 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5