Устройство для возведения в квадрат комплексных чисел

 

В. П. Гамаюн, Н. А. Наэарук и А. Ф. Бульбацюк (72) Авторы изобретения (71) Заявитель

Ордена Ленина институт кибернетики AH Украинской .СССР (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В КВАДРАТ КОМПЛЕКСНЫХ

ЧИСЕЛ

Изобретение относится к области

Вычислительной техники и может быть использовано в устройствах цифровой обработки сигналов для получения квадрата комплексного числа, представленного последовательным кодом, поступающего на вход устройства младшими разрядами вперед, Известно цифровое устройство для возведения разрядных чисел в квадрат(1), содержащее группы комбинационных сумматоров, входной регистр, группы элементов И и выходной сумматор.

Недостатком устройстна является большое количество аппаратуры, так как оно содержит (2 и "5), (п>6). групп комбинационных сумматоров, (и-1) группу элеменгов И по ь, элементов И в каждой, где — номер группы.

Наиболее близким по технической сущно ти к изобретению является устройство для возведения н квадрат дно ичного числа, представленного последовательным кодом(2, содержащее сум- матор, регистр результата, регист основания, элементы ИЛИ, вспомогательный регистр, блок управления1 элементы И и элемент НЕ. Первый- выход

5 блока управления соединен с первым управляющим входом регистра результата, первый вход которого подкдючен к выходу сумматора; Вход элемента НЕ

10 соединен с входом устройства и первым входом первого элемента И, второй вход которого подключен к второ- -, .му выходу блока управления и к первому входу второго элемента И, выход которого подключен ко второму управляющему входу сумматора и к первому управляющему входу регистра оснонания. Второй управляющий вход последнего соединен с выходом первого элемента И и первым управляющим входом вспомогательного регистра, второй управляющий вход которого соединен с первым выходом блока управления, разрядные выходы вспомогатель"

879584 ного регисгра соединены с соответствующими входами регистра основания и с первыми входами сумматора. Разрядные выходы регистра основания соединены со вторыми входами элементов

ИЛИ, а выход элементов НŠ— со вторым входом второго элемента И.

Недостатком устройства является невозможность получения квадрата комплексного числа, выраженного зави- !О симостью 2 = х + 1 у и поступающего младшими разрядами вперед.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается !

3 тем, что в устройство, содержащее регистр действительного числа, регистр разности действительного и мнимого чисел, сумматор действительного числа и регистр результата действительного числа, вход которого соединен с выходом сумматора действительного числа, первый вхрд которого соединен с выходом регистра результата действительного числа, дополнительно введены регистр мнимого числа, регистр результата мнимого числа, сумматор мнимого числа, мультиплексоры мнимого и действительного чисел, регистр суммы мнимого и действитель30 ного чисел, одноразрядный комбинационный сумматор, триггер переноса, триггер заема и одноразрядный комбинацион-. ный вычитатель. Второй вход сумматара действительного числа соединен с выходом мультиплексора действительного числа, первый вход которого соединен с выходом регистра разности действительного и мнимого чисел, входi которого соединен с выходом одноразрядного комбинационного вьгчитателя, 40 выход заема которого соединен со вхо дом триггера заема, выход которого подключен ко входу заема одноразрядного комбинационного вычитателя, к входам двух старших разрядов мультиплексора действительного числа.и двум старшим разрядам сумматора действительного числа, Выход сумматора . мнимого числа соединен с входом регистра результата мнимого числа., вы- 50 ход которого соединен с первым входом сумматора мнимого числа, второй вход которого подключен к выходу мультиплексора мнимого числа, вход младших разрядов которого соединен с вы- у ходом регистра ..суммы мнимого и действительного чисел, вход которого соединен с выходом одноразрядного

4 комбинацнонного сумматора, выход переноса которого соединен с входом триггера переноса, выход которого подключен к входу переноса одноразрядного комбинационного сумматора и входу старшего разряда мультиплексора мнимого числа. Выходы регистров действительного и мнимого чисел соединены с соответствующими входами младших разрядов мультиплексоров мнимого и действительрого чисел. Вхо-. ды действительной и мнимой части устройства подключены к соответствующим входам одноразрядных комбинационных сумматора и вычитателя и адресным входам мультиплексоров мнимого и действительного чисел. Вход действительного числа устройства соеди нен со входом регистра действительного числа, вход мнимого числа уст- . ройства — со входом регистра мнимого числа, тактовый вход устройствасо входами сдвига регистров разности действительного и мнимого чисел, действительного числа, мнимого числа и суммы мнимого и действительного чисел, с тактовыми входами триггеров переноса и заема и входами приема кода регистров результата действительного числа и результата мнимого числа.

Структурная схема устройства для возведения в квадрат комплексных чисел представлена на чертеже.

Устройство содержит регистр 1 результата действительного числа, сумматор 2 действительного числа, мультиплексор 3 действительного числа, регистр 4 разности действительного и мнимого чисел, регистр 5 действительного числа, регистр 6 мнимого числа, мультиплектор 7 мнимого числа, регистр 8 суммы мнимого и действительного чисел, регистр 9 результата мнимого числа, сумматор 10 мнимого числа, одноразрядный комбинационный вычитатель ll, триггер 12 заема, одноразрядный комбинационный сумматор 13 и триггер !4 переноса.

Предлагаемое устройство работает следующим образом.

Исходное состояние регистров и триггеров устройства — нулевое. На "м такте работы на вход устройства поступают t-е значения последовательных кодов действительной и мнимой частей комплексного числа х и у„ соответственно, которые

5 87958 пдступают на входы регистров 5 н 6 соответственно, поступают на соответ-, ствующие входы сумматора 13 и вычитателя II и на адресные входы мультиплексоров 3 и 7 соответственно., Ha первые входы суииаторов 2 и -10 подаются со сдвигом на 2 разряда вправо (f-1)"е значения регистров 1 и 9 соответственно. В зависимости от значений х и у мультиплексоры 3

1 и 7 соответственно подают на вторые входы сумматоров 2 и 10 соответственно (f""1) -е значения регистров 4, 5, 6 и (-1)-е значения регистров

8,5,6 соответственно. Прн поступле- ls нии нулевой комбинации мультиплексоры 3 и 7 обеспечивают подачу комбинации на вторые входы сумматоров 2 и

10 соответственно. На выходе суммато-, ра 13 формируется текущее 7 -е значение суимы (х1+ у ), которое поступает на вход регистра 8, а сигнал переноса -. на вход триггера 14. На выходе вычитателя ll формируется текущее В"е значение разности (х;-. }, 2э которое поступает на вход регистра

4,а сигнал заема- на вход триггера 12 °

На выходах сумматоров 2 и 10 формируются 1;-е значения действительной и мнимой частей квадрата комплексно- yg

ro числа соответственно. Через время, необходимое для образования сум- . мы в сумматорах 2 и 10, поступает

f- тактовый импульс, который обеспечи.. вает прием инфрриации в регистры l и 9 соответственно, триггеры 12 и 1я соответственно, а также сдвиГ информации на 1 разряд вправо в регистрах 4, 8,6,5. Следующий (Г+!}-й такт работы устройства начинается с подачи следующих х..и у .+,, значениф на входы устройства. !а и тактов в регистрах

1 н 9 накапливается соответственно действительное и мнимое значения комплексного числа представленного посЭ

45 ледовательным двоичным кодом.

Для получения квадрата комплексного числа на устройстве-прототипе необходимо наличие в нем множительного устройства и регистра промежуточного результата. При условии, что множительное устройство работает эа и тактов (и - количество разрядов), получении квадрата комплексного числа на устройстве-прототипе осуществляется за время

t t (2 n + I), и

Формула изобретения

Устройство для возведения в квадрат комплексных чисел, содержащее регистр действительного числа, регистр разности действительного и мнимого чисел, сумматор действительного числа и регистр результата действительного числа, вход которого соединен с выходом сумматора действительного числа, первый вход которого соединен с выходом регистра результата действительного числа, о т л и ч а— ю щ е е с я тем, что, с целью повышения быстродействия,,в него введены регистр мнимого числа, регистр результата мнимого числа, сумиатоб мнимого числа, мультиплексоры мнимого и действительного чисел, регистр суммы мнимого и дей. вительного чисел, однораэрядныи комбинационный сумматор, триггер переноса, триггер заема и одноразрядный комбинационный вычитатель, причем второй вход сумматора действительного числа соединен с выходом мультиплексора действительного числа, первый вход которого соединен с выходом регистра разности действительного и мнимот го чисел, вход которого соединен с выходом одноразрядного комбинационного вычитателя, выход заема кото" рого соединен со входом триггера saема, выход которого подключен ко входу заема одноразрядного комбинационного вычитателя, к входам двух старших разрядов мультиплексора действительного числа н двум старшим разрядам сумматора действительного числа, выход сумматора мнимого числа соединен с входом регистра результата мнимого числа, выход которого соединен с первыи âõîio где t - время суммирования.

° О

4 6

В пр .дложеннои устройстве аналогич г ная зависимость z = (x + jy) вычисляется за время

t<= пс т-е °

Кроме того, предлагаемое устройство может быть использовано для вычисления квадрата действительного числа ° При этом мнимая часть приравнивается нулю и за время t nt> в регистре действительного..числа накапливается квадрат числа, поступаняцего младшими разрядами вперед на вход устройства..

879584 дом сумматора мнимого числа, второй вход. которого подключен к выходу муль-, типлексора мнимого числа, вход млад" ших разрядон которого соединен с выходом регистра суммы мнимого и S действительного чисел, вход которого соединен с выходом одноразрядного комбинационного сумматора, выход пе" реноса которого соединен с входом триггера переноса, выход которого уЕ подключен к входу переноса однораз рядного комбинационного сумматора и входу старшего разряда мультиплексора мнимого числа, выходы регистров действительнсмо и мнимого чисел i9 соединены с соответствующими входами младпях разрядов мультиплексоров мнимого н действительного чисел, входы действительной и мнимой части устройства подключены к соответствующим за

:входам одноразрядных комбинационных сумматора и вычитателя и адресным входам мультиплексоров мнимого и действительного чисел, вход действительного числа устройства соединен со входом регистра действительного числа, вход мнимого числа устройства — со входом регистра мнимого числа, тактовый вход устройствасо входамн сдвига регистров разности действительного и мнимого чисел. действительного числа, мнимого числа и суммы мнимого и действительного чи-. сел, с тактовыми входами триггеров переноса н заема и входами приема кода регистров результата действительного числа и результата мнимого числа.

Источники информации, принятие во внимание при экспертизе

I. Авторское свидетельство СССР

У 623204-, кл. 6 06 F 7/38, !978.

2. Авторское свидетельство СССР

В 56805I, кл. G 06 F 7/38, !977(прототип).