Устройство для извлечения корня п-й степени

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву (22) Заявлено 27. 2. 79 (2! ) 2862197/18-24 с присоединением заявки,1те— (23) Приоритет(51)IN. Кл.

С 06 F 7/552

Гасудерстееиный комитет по делан изобретений и открытий

Опубликовано 23. 11. 81. Бизллетень М 43

Дата опубликования описания 23 . I I . 8 I (53) УДК 681. 325 (088. 8) Б.П.Хижинский, Н.В.Белинский, В.А.Медведев, J0.Б.Рычагов и Г.А.Руденко

"«т,абая и (72) Авторы изобретения

f1 1 тГ1!Т!!О ех4ическду 13

Ол ИОТЕМ и (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ

Й-ОЙ СТЕПЕНИ

Изобретение относится к цифровой вычислительной техники и может быть использовано при построении цифровых вычислительных машин.

Известно устройство для вычисления функции z = ух K (1 .

Недостатком известного устройства является значительная сложность.

Наиболее близким к предлагаемому . по технической сущности является устройство для извлечения корня и-й степени, содержащее блок управления, регистр начального коэффициента, регистр аргумента, регистр результата; коммутатор младшего коэффициента и

15 и 1 сдвиговых регистров 12 7.

Недостатком известного устройства является зависимость состава оборудования от степени и извлекаемого корня, так как для извлечения корня

20 и-й степени необходимо иметь и-1 взаимносвязанных сдвиговых регистров,. и сумматоров и с увеличением степени и необходимо соответственно увеличивать количество блоков устройства.

Цель изобретения — сокращение аппаратуры при повышении степени tl извлекаемого корня.

Поставленная цель достигается тем, что в устройство для извлечения корня и -ой степени, содержащее сдвиговый регистр, вход и выход которого соединены соответственно с выходом и входом сумматора, вход которого соединен с регистром аргумента, вход которого подключен к первому управляющему выходу блока управления, второй и третий управляющие выходы которого соединены соответственно с первыми входами коммутатора результата и коммутатора младшего коэффициента, вторые входы которых подключены к выходу знакового разряда сумматора и выходу регистра результата, входом соединенного с выходом коммутатора результата, четвертый управляющий выход блока управления соединен со входом сдвига сдвигового регистра и первым входом регистра начального коэффициента, выходом подключенного ко входу знакового разряда сумма— тора, введен формирующий коммутатор, первый вход которого соединен с пятым управляющим выходом блока управления, второй вход — с выходом сдвигового регистра, третий вход — с выходом коммутатора младшего коэффициента, соединенного со входом сумматора, выход формирующего коммутатора подключен ко второму входу регистра начального коэффициента.

При этом, в устройстве формирующий коммутатор содержит элемент IE, вход которого является первым входом коммутатора, а выход соединен с первыми входами элементов И первой группы, а вход элемента HE — с первыми входами элементов И второй группы и является выходом формирующего коммутатора, вторые входы элементов И первой и второй групп являются соответственно вторым и третьим входами коммутатора, а их выходы подкл.очены соответственно к первым и вторым входам элементов ИЛИ, выход которых является выходом формирующего коммутатора.

Кроме того, блок управления содержит последовательно соединенные мультиплексор, счетчик адреса, блок памяти и дешифратор микрокоманд,выходы с первого по пятый которого являются соответствующими выходами блока управления, выход блока памяти подключен ко входу мультиплексора, . управляющий вход которого соединен с выходом счетчика переходов, подключенного входом.к выходу признака перехода блока памяти.

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2пример выполнения формирующего коммутатора; на фиг.3 — возможный вариант выполнения блока управления.

Устройство содержит блок 1 управления,регистр 2 начального коэффициента, регистр 3 аргкмента, регистр

4 результата, коммутатор 5 младшего коэффициента, коммутатор 6 результата, формирующий коммутатор

7, сдвиговьп регистр 8, взаимно .связанный с сумматором 9.

Формирующий коммутатор (фиг.21. содержит элемент HE 10 группы 11 и 12 элементов И, элементы ИЛИ 13, 883898

4 входы 14 — 16, выход 17 формирующего коммутатора.

Блок управления (фиг.3) содержит мультиплексор 18, счетчик 19 адреса, блок 20 памяти, дешифратор 21 микрокоманд, счечтик 22 переходов.

Вычисляем у:

Y = « 0;011!0 = "1 0,438„

5 5

Перед началом работы аргумент 0,438 заносится в регистр 3 аргумента. Количество разрядов m в регистрах и сумматоре предлагаемого устройства выбирают исходя из требуемой точности вычисления искомого значения корня. Для определенности положим п =5.

Вычисление искомого значения корня длится rn циклов.

Блок управления работает следующим образом.

Счетчик адреса 19 наращивается по каждому такту синхросигналов, кроме случая выполнения условного перехода, и формирует очередной адрес для блока 20 памяти. По каждому адресу из блока 20 считывается слово микропрограммы, которое дешифруется на дешифраторе микрокоманд

21. Выходы дешифратора являются выходами блока управления. В случае .наличия в слое микрокоманды признака условного перехода поступление син хросигналов на счетчик 19 адресов блокируется и наращивается счетчик переходов 22, управляющий мультиплексором 18. Одновременно один из адресов условного перехода, поступающий из блока 20 через мультиплексор 18, загружается в счетчик 19 адреса, Таким образом, из. блока 20 извлекается слово микропрограммы, соответствующее адресу условного перехода.

В начале первого цикла блок 1 управления через коммутатор младшего коэффициента 5, формирующий коммутатор 7, записывает единицу в первый справа после запятой разряд регистра 2 начального коэффициента, т. е. заносит код 0,10000. Такой же код будет на выходе коммутатора

5 младшего коэффициента в течение всего первого цикла. Каждый цикл состоит из m.(n-1) тактов. В каждом такте происходит суммирование на сумматоре 9 таким образом, что при наличии единицы в младшем разряде регистра начального коэффициента 2 содержимое сдвигового регист3898

4 жимое регистра 4 результата. Во второй (в K-м цикле в К-й, где К О,1, ...,и -1) справа после запятой разряд регистра 2 записывается единица, т.е. код 0,11000. Такой же код будет на выходе коммутатора э в течение второго цикла. Во втором цикле следует m.(п-1) тактов, аналогичных описанным. После окончания второго

10 цикла содержимое регистра 4 резуль" тата имеет вид 0,11000.После окончания последнего, пятого цикла там будет код результата вычислений.

400,01110г - 0,11011г - 0,844 0

Содержимое регистров в пятом цик ле при вычислении 0,4381б иллюстрируется таблицей, где приведено содержимое регистров 2 и 8 и коды чисел щ на входах и выходе сумматора 9 в каждом такте вычислений.

После выполнения всех тактов пятого цикла выполняется операция

l 00101

+ 0,01100

l,10001 (0,10000! = 0,00001

После окончания wry (e -1) тактов на сумматор 9 подается содержимое регистра 3 аргумента в дополнительном коде и содержимое сдвигового регист- Э9 ра 8. Если результат суммирования при этом отрицательный, то в первый справа после запятой разряд регистра 4 результата через коммутатор 6

ЭЗ записывается единица, если положи тельный — ноль. На регистр 4 результата записан код 0,10000. Содержимое сдвигового регистра 8 устанавливается в ноль. Этим заканчивается первый цикл вычислений.

Во втором цикле на регистр начального коэффициента 2 подается содерКоды г (з регистра 2 регистра 8 сумматора 9 1

0,00000

0,00000

0,11011

0,11011

0,01101

0,1!011

1,01000

О, I 1011

0,01101

0,01101

5 88 ра 8 складывается с кодом на выходе коммутатора младшего коэффициента, а при наличии нуля — с нулем. Такт заканчивается сдвигом вправо содержимого сдвигового регистра 8 и регистра 2 начального коэффициента 2.

В m-ом такте после выполнения суммирования содержимое сдвигового регистра 8 через формирующий коммутатор 7 переписывается в регистр 2 начального коэффициента. Затем работа устройства продолжается аналогично описанному и после суммирования в такте 2 снова осуществляется перезапись содержимого сдвигового регистра 8 в регистр 2. Такая перезапись происходит в каждом k m-ом такте, где К = 0,1, ..., и — l.

Таким образом, после выполнения п1(n -1) тактов в сдвиговом регистре 8 содержится 1 -я степень числа, код которого был на выходе коммутатора 5 младшего коэффициента.При этом

Результат отрицательный и поэтому в пятый справа от запятой разряд регистра 4 результата записывается единица.

Таким образом, в предлагаемом устройстве состав оборудования не увеш:чивается одновременно с увеличением степени и извлекаемого корня. Это позволяет получить значительную экономию оборудования при больших степенях извлекаемого корня, повысить надежность устройства и расширить его функциональные возможности.

0,10010 0,00000 0,00000

0,00000

0,00000

0,01001 0,00000 0,00000

О, 11011

0,11011

883898

Продолжение таблицы

1 1 регистра 2 регистра 8 сумматора 9 l 2

0,00)10

0,00000 . 0,01)01

0,0001!

О, Оооо l

0,10010

0,101 10

0,00000

0,01111

0,01011

0,00000

0,001)1

0,00101.

0,01101

0,00011

О,!0100

0,10100

0,11011

0,1!011

1,01000

0 00001

0,00010

0,00001

0,00000

0,00000 0,01!00

G,)0)00 0,10100

0,00000

О,!0100

0,01010 0,01010

0,)10!1

1,00101

0,10010

0,11011

1,01101

0,00000

0,00000

0,00000

0,00000

0,11011

0,)1011

0,01),О) 0,10100 0,10100

0,00000

Oil0100

Oi0l0I0 0,01010

0,)1011

li0O10l

Формула изобртения

1. Устройство для извлечения кор ня и-ой степени, содержащее сдвиговый регистр, вход и выход которого соединены соответственно с выходом и входом сумматора, вход которого соединен с регистром аргумента, вхо которого подключен к первому управ0,00100 0,0))01 0,01101

0,00010 0,00110 0,00)10

0,00000

0,00!10

0,00001 0,00001 0,000!!

0,1101!

0,)11!0

0,00000 0,00000

0,11011

0,11011

0,01)01 0,0110) 0,11011

1,01000

I,OI111

0,10111 0,10111

0,))OII

),1.0011

0,11001 0,)1001

0,00000

0,11001 ляющему выходу блока управления,второй и третий управляющие выходы которого соединены соответственно с первыми входами коммутатора результа55 та и коммутатора младшего коэффициента, вторые входы которых подключены к выходу знакового разряда сумматора и выходу регистра резуль883898

10 фиа1 тата, входом соединенного с выходом коммутатора результата, четвертый управлякюций выход блока управления соединен со входом сдвига сдвигового регистра и первым входом регистра начального коэффициента,выходом подключенного ко входу знакового разряда сумматора, о т л ич а ю щ е е с я тем, что с целью сокращения аппаратуры при повышении степени 1 извлекаемого корня, в него введен формирующий коммутатор, первый вход которого соединен с пятым управляющим выходом блока управ-. ления, второй вход — с выходом сдвигового регистра, третий вход — с выходом коммутатора младшего коэффициента, соединенного со входом сумматора, выход формирующего коммутатора подключен ко второму входу регистра начального коэффициента.

2. Устройство по п.1,о т л и ч аю щ е е с я тем, что в нем формирующий коммутатор содержит элемент

НЕ, вход которого является первым входом коммутатора, а выход соединен с первыми входами элементов И первой группы, вход элемента НЕ соединен также с первыми входами элементов И второй группы, и является выходом Формирующего коммутатора вторые входы элементов И первой и второй групп являются соответственно вторым и третьим входами коммутатора, а их выходы подключены соответственно к первым и вторым входам элементов ИЛИ, выход которых является выходом формирующего коммутатора. 0 3. Устройство по п.l,о т л и ч а— ю щ е е с я тем, что блок управления содеряыт последовательно соединенные мультиплексор, счетчик адреса, блок памяти и дешифратор микрокоманд, выходы с первого по пятый которого являются соответствующими выходами блока управления, выход блока памяти подключен ко входу мультиплексора, управляющий вход которого соединен с выходом счетчика переходов, подключенного входом к выходу признака перехода блока памяти.

Источники информации, принятые во внимание при экспертизе

l. Авторское свидетельство СССР

Р 579612, кл. G 06 1= 7/38, 1975.

2. Авторское свидетельство СССР

Р 49 1946, кл. Gi 06 Р 7/38, 1973 (прототип).