Полупроводниковое запоминающее устройство

 

ОП ИСАКИИ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

G l l С l l /34

Веудерстеенвй квинтет

СССР

«0 «влек нзебретеннй н етхрытнй (53) УД К681. 327. .6 (088. 8) Опубликовано 07.11 81 Бюллетень № 41

Дата опубликования описания 09.11.81

iI

I (72) Автор изобретения

Э. Э. Тенк (71) Заявитель (54) ПОЛУПРОВОДНИКОВОЕ ЗАПОИИНАИЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники, в частности к устройствам памяти на полупроводниковых приборах.

Известно полупроводниковые запоминающие устройства (ПЗУ), одно иэ известных -полупроводниковых sanoминающих устройств содержащее накопитель информации и дешифраторы. Однако в таком устройстве выбор строки накопителя производится установ10 кой соответствующего кода адреса на входах дешифратора, что приводит к установлению нулевого потенциала на всех невыбранных строках и высокого потенциала на выбранной строке ElI, 15

При таком способе выборки время заряда емкости выбранной строки определяется сопротивлением нагруэочного транзистора дешифратора, что ограни. 20 чивает быстродействие.

Наиболее близким техническим решением к изобретению является ПЗУ(2), содержащее накопитель, дешифратор, транзисторы предзаряда, проходные транзисторы и нагрузочные транзисторы. Числовые шины накопителя предварительно заряжаются будучи отключенными от дешифратора при помощи проходных транзисторов, которые закрыты в момент предзаряда. После отпирания проходных транзисторов происходит разряд невыбранных числовых шин накопителя через транзисторы дешифратора.

Недостатком устройства является большая площадь кристалла иэ-sa иаличия в каждой строке матрицы накопителя транзистора предзаряда, проходного транзистора и нагруэочного транзистора дешифратора. Кроме того, размеры указанных транзисторов ограничены шагом матрицы накопителя, что приводит к снижению быстродействия

ПЗУ.

Целью изобретения является упроще" ние и повышение быстродействия ПЗУ.

Поставленная цель достигается тем, что в ПЗУ, содержащее накопитель, де3 8 Шифратор, состоящий из ключевых тран. зисторов и транзисторов заряда числовых шин,.при этом исток каждого транзистора заряда числовых шин соединен со стоками соответствующих ключевых транзисторов и с соответствующей числовой шиной накопителя, стоки подключены к источнику постоянного напряжения, а затворы,к первому источнику импульсного напряжения, и шину нулевого потенциала, введены управляющий транзистор, сток которого подключен к истокам транзисторов заряда числовых шин, исток — к шине нулевого потенциала, а затвор — ко второму источнику импульсного напряжения.

На чертеже представлена структурная схема предлагаемого устройства.

Оно содержит дешифратор 1 с ключевыми транзисторами 2 и транзисторами заряда числовых шин 3, управляющий транзистор 4, накопитель 5, ис— точник постоянного напряжения 6, числовые шины 7, первый 8 и второй 9 источники импульсного напряжения, шину нулевого потенциала 10.

Устройство работает следующим образом.

Если на затворы транзисторов заряда числовых шин 3 подается импульсное напряжение предзаряда Ф1 от первого источника импульсного напряжения 8, то в течение действия тактового импульса Ф1 происходит предэаряд числовой шины 7 накопителя 5 и строки дешифратора 1. Одновременно устанав ливается адрес на затворах транзисторов 2 дешифратора 1. В момент действия импульса Ф1 транзистор 4 закрыт. Тактовый импульс Ф2, поступающий от источника импульсного напряжения 9 за тактовым импульсом Ф1, открывает транзистор 4. В результате происходит разряд невыбранных числовых шин 7 накопителя 5 через открытые транзисторы 2.

Работа устройства состоит из двух этапов.

На первом этапе (подготовительном) транзистор 4 закрыт, а транзисторы заряда шин 3 открыты. В течение первого этапа устанавливается код адреса на затворах транзисторов 2. На втором этапе(при Йктивной работе дешиф79651 4 ратора) открывается транзистор 4. Так как лишь в одной из групп 2 транзисторов все транзисторы закрыты, то все числовые шины 7, кроме одной разряжа) ются через соответствуюшие транзисторы 2 и транзистор 4. Заряд остается только на одной выбранной числовой шине 7.

Введенный в устройство управляю1о щий транзистор 4 не ограничен в размерах шагом накопителя 5 и имеет лишь одну связь с шиной, объединяющей истоки ключевых транзисторов 2 дешифратора 1, поэтому он может быть вынесен на кристалле в удобное место за пределы дешифратора 1 и иметь необходимые размеры. Таким образом, обе. спечено высокое быстродействие при минимальных затратах площади кристалла.

Формула изобретения

Полупроводниковое запоминающее устройство, содержащее накопитель, дешифратор, состоящий из ключевых транзисторов и транзисторов заряда числовых шин, при этом исток каждого транзистора заряда числовых шин соединен со стоками соответствующих ключевых транзисторов и с соответствующей числовой шиной накопителя, стоки подключены к источнику постоянного напряжения, а затвор — к первому источнику

Импульсного напряжения, второй источник импульсного напряжения и шину нулевого потенциала, о т л и ч а ющ е е с я тем, что, с целью упрощения и повышения быстродействия, оно

40 содержит управляющий транзистор, сток которого подключен к истокам ключевых транзисторов дешифратора, исток— к шине нулевого потенциала, а эатворко второму источнику импульсного напряжения.

Источники информации, принятые во внимание при экспертизе

1. Кроуфорд. Схемные применения

M0II-транзисторов, M., "Иир", 1970, с. 73.

2. Авторское свидетельство СССР по заявке II 2717594/18-24, кл. G 11 С 17/00, 24.01.1979 (прототип) . 87965 I

Составитель В. Вакар

Редактор Л. Утехина Техред И.Асталош Корректор NЗаказ 9730/23 Тираж 648 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

i13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4