Интегральный элемент памяти

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик (и)858102 (61) Дополнительное к авт. свид-ву (22) Заявлено 28.03.77 (2I ) 2469986/18-24 (5!)М. Кл.

Q 1 1 С 1 1/34 с присоединением заявки М

)Ьеударетеенньй комитет

СССР (23) Приоритет ао делам нзееретеннй н отерытнй

Онубликоваиа 23.08.81. Ьюялетеиь Рй 11

Дата опубликования онисаиия 25.08.81 (53) УДК 681.327. .66 (088.8) с

Р

Ю.И. Куэовлев, А.С. Федонин, И.В. Черняк, А.Д. Игнатейкб;"

В.Л. Либерман и Ю. В, Чернихов .i

I (72) Авторы изобретения (7!) Заявитель (54) .ИНТЕ1 РАЛЬНЫЙ KIENEHT ПАМЯТИ

Изобретение относится к области ав томатики и вычислительной техники, в частности к запоминающим устройствам, построенным на базе интегральных элементсв памяти.

Известны интегральные элементы памяти, выполненные на тиристорах с питанием от трехфазной сети переменного напряжения с нулжой точкой flj

Недостатки известных элементов — потребление энергии в интервале времени между сбросом и записью информации, синхронизация входного сигнала с питанием тиристора записи и неоднозначность состояния при первоначальном включении, что требует специального устройства для установки элемента в исходное состояние, и пртюодит к усложнению элемента памяти.

Наиболее близким к предлагаемому является интегральный элемент памяти, содержащий тиристор записи, первый анод которого соединен через первый диод с шиной нулевого потенциала, первая база— через последовательно включенные второй диод и первый резистор с первой шиной питания, вторая база соединена через последовательно включенные второй резистор и первую группу диодов с шиной

5 заниси, а через третий резистор — с ursной нулевого потенпиала, к которой через третий диод подключен эмиттер первого транзистора, коллектор которого соединен через четвертый резистор со второй шиной т0 питания, база первого транзистора подключена через пятый и шестой резисторы ко второй шине питании, тиристор сброса, анод которого подключен через седьмой резистор к третьей шине питания, через

15 четвертый диод «к первому аноду тиристора записи и через пятый диод - к шине нулевого потенциала, катод-к шине нулевого потенциала, первая база тиристора

20 сброса соединена через последовательно включенные шестой диод и восьмой резистор с первой шиной питания, вторая база соединена через последовательно включенные девятый резистор и вторую

3 8581 группу диодов с шиной сброса, а череэ десятый резистор - с шиной нулевого потенциала (21

Недостаток известного интегрального элемента памяти заключается s недоста5 точной устойчивости к помехам, наведенным на его выходе и в значительном потреблениии мощности.

Кель изобретения - повышение помехоустойчивости и уменьшение мощности потребляемой элементом памяти.

Поставленная цель достигается тем, что интегральный элемент памяти содержит второй транзистор и одиннадцатый резистор, причем второй анод ТНрНсТоре

15 записи подключен к эмиттеру первого транзистора, первый анод его подключен к эмиттеру второго транзистора, коллек» тор которого подключен к шестому резистору, а база — через одиннадцатый резистор соединеца со второй шиной питания.

На чертеже представлена принципиальная схема предложенного интегрального элемента памяти.

Схема содержит тиристор 1 записи, первый анод которого через диод 2 соединен с шиной 3 нулевого потенциала, первая база его через последовательно включенные диод 4 и первый резистор 5 соединена с первой шиной 6 питания, вто- з„ рая база — через последовательно включенные второй резистор 7 и первую группу 8 диодов с шиной 9 записи, а через третий резистор 10 - с шиной 3 нулевого потенциала K которой через диод 1 1 ПОДФ 35 ключен эмиттер первого транзистора 12, коллектор которого соединен через четвертый резистор 13 со второй шиной 14 питания, база транзистора 12 подключена через пятый 15 и шестой 16 резисторы 4О ко второй шине 14 питании, тиристор 17 сброса, анод которого подключен через сельмой резистор 18 к третьей шине 19 питания, через диод 20 — к первому аноду тиристора 1 записи и через диод 21 - к 45 шине 3, первая база тиристора 17 сбро» са через последовательно включенные диод 22 и восьмой резистор 23 соединена с шиной 6 питания, вторая база — через последовательно включенные девятый резистор 24 и вторую группу 25 диодов с шиной 26 сброса и через десятый ðåçèñтор 27 с шиной 3, а также содержит второй транзистор 28, база которого через одиннадцатый резистор 29 соединена

55 с шиной 14.

При включении напряжения питания и отсутствии входных сигналов тиристор 1 записи и тиристор 17 сброса включены, 02 4 а транзистор 12 открыт током, протекакнпим по цепи: шина 14-переход баэаэмиттер транзистора 12 — внешняя нагрузка элемента памяти. При этом Обеспечивается малое выходное сопротивление элемента памяти в выключенном состояйии

;и повышается коэффициент разветвленности элемента памяти.

Укаэанное подключение элемента памяти к шинам:14 и 19 источника импульсных трапецеидальных взаимно перекрывающихся напряжений Обеспечивает приложение к правому аноду тиристора 1 записи п ложительного постоянного напряжения в течение всего периода питающего напряжения 0 т, в то время как к аноду тиристора 17 сброса приложено только импульсное трапецеидальное напряжение

Utt „, т.е. в каждом периоде напряженйя О„имеется интервал времени, I когда оно было равно нулю.

В интервале времени, когда напряжение питания 0п. равно нулю, а напряп.z жение U < — номинальному значению и в

II элемент памяти не занесена информация, транзистор 28 препятствует протеканию тока по цепи: Up „- резистор 18-диод

20-рези р 16-Оп1 . в р у те чего в интервале времени между сбросом и записью информации элемент не потребляет мощности.

Устойчивость тиристора 1 записи к самопроизвольным включениям из-за эффекта в выключенном состоянии аи обеспечивается подачей на n - базу этого тиристора через резистор 5 и диод 4 в проводящем направлении постоянного напряжения для предварительного заряда емкости центрального перехода.

Так как защита тиристора 1 эффективна только при Оп+ О q „, < <О„ д, где И о амплитудное значение напряжения помехи, U » - напряжение подпора, то устойчивость двуханодного тиристора к этим включениям полностью обеспечивается, диодами 11 и 2, которые ограничивают величины (0 + 0 по ) на уровне

7-7,5 B.. что меньше U>ð

Аналогично обеспечивается устойчивость тиристора 17 сброса. Ha его rl . — базу через резистор 23 и диод 22 в проводящем состоянии подано постоянное напряжение подпора, а ограничение напряжения на его аноде осуществляет диод 21.

При подаче постоянного или импульсного положительного напряжения на шину

9.эаниси (вход) элемента памяти тиристор 1 записи включается и остается в этом состоянии после снятия информаци102 б

Формул а изобретения

Интегральный элемент памяти, содержащий тиристор записи, первый анод которого соединен через первый диод с шиной нулевого потенциала, первая база - через последовательно включенные второй диод и первый резистор с первой шиной питания,,вторая база соединена через последовательно включенные второй резистор и р первую группу диодов с шиной записи, а через третий резистор — с шиной нулев<ь

ro потенциала, к которой через третий диод подключен эмиттер первого транзистора, коллектор которого соединен через четвертый резистор со второй шиной питания, база первого транзистора подключена через пятый и шестой резисторы ко второй шине питания, тиристор сброса, анод которого подключен через седьмой резистор к третьей шине питания, через четвертый диод — к первому аноду тири стора записи и через пятый диод - к шине нулевого потенциала, катод-к шине нулевого потенциала, первая база тиристо ра сброса соединена через последовательно включенные ъестой диод и восьмой резистор с первой шиной питания, вторая база соединена через последовательно включенные девятый резистор и вторую группу диодов с шиной сброса, а через десятый резистор - с шиной нулевого потенциала, о т л и ч а ю щ и и q я тем, что, с целью цовыш,ения помехоустойчивости и уменьшении мощности, потребляемой элементом и мяти, он содержит второй транзистор и одиннадцатый резистор, причем второй анод тиристора записи подключен к эмиттеру первого транзистора, первый анод его подключен к эмиттеру второго транзистора, коллектор которого подключен к шестому резистору, а база - через одиннадцатый резистор соединена со второй шиной питания.

5 858 онного сигнала, так как протекающий по нему ток больше тока удержания тиристора записи в течение всего периода пита». ющего напряжения U> . В интервал времени, когда U> имеет положительI 5 ное значение, транзистор 28 открыт током, протекающим по пепи: (j — penz зистор 29 — переход база — эмиттер транзистора 28 — включенный тиристор 1, и находится в режиме насыщения. Выходной транзистор 12 при.этом закрыт.

Для возврата элемента памяти в предыдущее состояние подают положительное напряжение на шину 26 сброса. При положительном напряжении U тиристор д и (!

17 сброса включается, в результате чего напряжение 0л „не подается на правый анод тиристора l и последний в образовавшейся паузе его напряжения питании

BbKK JIlo÷6 åòñÿ. После с наития сигнала сбро- ур са тиристора 17 также выключается. для увеличения устойчивости к помехам, наведенным на выходе элемента памяти, которые выключают включенный тиристор 1 записи, между базой выходного транзистора 12 и коллектором транзистора 28 включен резистор 15. Пома= . ха на выходе элемента ограничивается диодом 11 до величины 0,7-0,9 В H включенный тиристор не выклю лтся, так ЗО как в этом случае по цепи резистор 15— переход база-эмиттер транзистора 12 будет протекать не весь анодный ток тиристора 1 записи, а лишь его часчь, а протекающий через него ток имеет величину, достаточную для его удержания во включенном состоянии.

Напряжение на выходе 30 элемента памяти под действием помехи на его выходе, положительной по отношению к катоду ти-щ ристора 1 записи, увеличивается в меньшей степени, чем в известном элементе, так как в элементе памяти ток помехи замыкается по цепи-. выход 30 - левая половина тиристора 1 записи — шина 3 нулевого потенциала.

Уменьшение напряжения на выходе до

0,9-1,0 В позволяет уменьшить Уп и и при коэффициенте разветвленности к Ъ 0 потребляемая ..:о1пность уменьшает- so ся на 15%.

Источники информации, принятые. во внимание при экспертизе1. "Металлургия", hb 3, 1974, с. 169-1 74.

2. Авторское свидетельство СССР.

% 443409, кл. 5 11 С 11/34, 1974 (прототип ) .

858102

g Црй

Nag

Филиал ППП Патент", r. Ужгород, ул. Проектная 4

Составитель В. Фролов

Редактор B. Иванова Техред С.Мигунова Корректор Г.Назарова

Заказ 7256/85 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскаи наб. д. 4/5