Элемент памяти

 

Союз Советскик

Ссщиаяистических

Республик

ОПИСАНИЕ изо врастания "" 8 86О

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 2 10380 (21) 2898370/18-24 (51) M с присоединением заявки № (23) Приоритет

G 11 С 11/40

Государствеииый комитет

СССР

Ао делам изобретеиий и открытий

Опубликовано 15,1181. Бюллетень ¹ 42

Дата опубликования описания 15. 11. 81 (53}УДК б81.327,8 (088.8).!

Л.Г.Лихацкий, Н.A.Êóâàðçèí и .Т.Як

I (72) Авторы изобретения

Ф

1 . -i

4

Э ! (71 j Заявитель (54 ) ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к вычислительной технике и может быть использовано в перепрограммируемых постоянных запоминающих устройствах.

Известен элемент памяти с двойным поликремниевым затвором, содержащий полупроводниковую подложку р-типа с концентрацией примеси 2-5 10 см-

36 с высоколегированными областями второго типа проводимости, являющимися сток-истоковыми областями. Между этими областями на поверхности подложки последовательно расположены, образуя многослойную структуру, первый диэлектрический слой, первый проводящий слой, второй диэлектрический слой, второй проводящий слой. Первый проводящий слой полностью электрически изолирован и служит для накопления и хранения электрического заряда.

Второй проводящий слой играет роль управляющего затвора. Толщина подзатворного и межзатворного диэлектрических слоев 0,1 и 0,15 мкм соответственно (1) .

Недостатком этого элемента памяти является низкая надежность, обусловленная необходимостью использования ультрафиолетового облучения для стирания информации.

Наиболее близким по технической сущности к изобретению является элемент памяти с тройной поликремниевой разводкой, содержащий кремниевую подложку первого типа проводимости, включающую легированные сток-истоковые области второго типа проводимости и четыре изолированных поликремниевых затвора. Первый управляющий затвор выполнен из первого слоя поликремния и изолирован от подложки слоем диэлектрика, Плавающий затвор выполнен из второго слоя поликремния, изолирован слоем диэлектрика от подложки и первого затвора и перекрывает по крайней мере часть первого управляющего затвора. Второй управляющий затвор изолирован слоем диэлектрика от подложки, первого управляюЖ щего и плавающего затворов и перекрывает по крайней мере часть плавающего затвора. Третий управляющий затвор изолирован слоем диэлектрика от подложки первого, второго управляющих и плавающего затворов и перекрывает по крайней мере часть плавающего затвора, причем второй и третий управляющие затворы выполнены из третьего слоя поликремния. Все затворы изолированы друг от друга и от

881860 подложки термическим окислом толщиной не менее 0,1 мкм (2) .

Недостатком этого элемента памяти является низкая надежность, обусловленная большим временем заряда плавающего затвора и высокими управляющими напряжениями, Цель изобретения — повышение надежности элемента памяти.

Поставленная цель достигается тем,что в элементе памяти, содержащем подложку, выполненную из полупроводникового материала первого типа проводимости с двумя легированными областями второго типа проводимости, первый изолирующий слой, нанесенный частично на поверхность подложки с перекрытием первой легированной области, первый управляющий слой поликристаллического полупроводникового материала, нанесенный на первый изолирующий слой, второй изолирующий слой, нанесенный частично на поверхность первого управляющего слоя с перекрытием поверхности подложки, включая частично вторую легированную область, второй управляющий слой поликристаллического полупроводникового материала, нанесенный на второй изолирующий слой, третий изолирующий слой и нанесенный на него третий управляющий слой поликристаллического полупроводникового материала, третий изолирующий слой нанесен частично на вторую легированную область подложки, второй управляющий слой и частично на поверхность первого управляющего слоя.

На чертеже представлено предлагаемое устройство.

Элемент памяти содержит полупроводниковую подложку 1 р-типа с поверхностной концентрацией примеси

5 10 -5 10 6 см- с расположенными в ней высоколегированными областями и-типа 2, являющимися областями истока и стока. На полупроводниковой подложке расположен первый слой поликр мнил 3, изолированный от подложкн слоем диэлектрика 4. Диэлектрический слой 5 изолирует второй слой поликремния 6 от подложки 1 и первого слоя поликремния 3. Над вторым слоем поликремния 6 последовательно расположены диэлектрический слой 7 и третий слой поликремния 8. Диэлектрические слои 4, 5 и 7 имеют толщину 0,05 — 0,2 мкм. К первому 9 и третьему 14 слоям поликремния присое- динены электрические контакты 9 и 10.

Эти слои являются соответственно первым и вторым управляющими затворами.

Второй слой поликремния 6 полностью электрически изолирован и является плавающим затвором.

При записи на управляющие затворы элемента памяти подают напряжение +20B. На сток ячейки подают напряжение +15В. Разогретые в канале

40

15

d0

65 ячейки до собтветствующей энергии электроны захватываются на плавающем затворе, повышая тем самым пороговое напряжение ячейки. В элементе памяти потенциал, подаваемый на второй управляющий затвор, полностью передается на плавающий, чем уменьшается напряжение записи ячейки памяти, При стирании информации напряжение +20В подают на первый управляющий затвор, при этом на второй управляющий затвор, сток и исток эле" мента памяти подают нулевой потенциал. Все это напряжение прикладывается между плавающим и первым управляющим затворами. Электроны туннелируют с плавающего затвора и разряжают его, уменьшая пороговое напряжение ячейки. При этом возможна разрядка плавающего затвора дырками, т.е. образование встроенного канала в ячейке со стороны плавающего затвора.

При считывании информации на сток первый и второй управляющие затворы ,подают потенциал +5В. Если плавающий затвор заряжен электронами, то ток между стоком и истоком отсутствует, а если плавающий затвор не заряжен электронами или заряжен дырками, то в канале протекает ток.Закрытое состояние элемента памяти опре-деляется либо отсутствием потенциала на стоке, либо нулевым потенциалом на первом управляющем затворе.

Изобретение повышает надежность элемента памяти вследствие уменьшения времени зарядки плавающего затвора и снижения управляющих напряжений.

Формула изобретения

Элемент памяти, содержащий подложку, выполненную из полупроводникового материала первого типа проводимости с двумя легированными областями второго типа проводимости, первый изолирующий слой, нанесенный частично на поверхность подложки с перекрытием первой легированной области, первый управляющий слой поли.кристаллического полупроводникового материала, нанесенный на первый изолирующий слой, второй изолирующий слой, нанесенный частично на поверхность первого управляющего слоя с перекрытием поверхности подложки, включая частично вторую легированную область, второй управляющий слой поликристаллического полупроводникового материала, нанесенный на второй изолирующий слои, третий изолирующий слой и нанесенный на него третий управляющий слой поликристаллического полупроводникового материала, отличающийся

881860

Составитель В.Гордонова

Редактор Л.Тюрина Техред З.Фанта Корректор М.Коста

Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 9985/79

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4 тем, что, с целью повышения надежности устройства, третий изолирующий слой нанесен частично на вторую легированную область подложки, второй управляющий слой и частично на поверхность первого управляющего слоя.

Источники информации, принятые во внимание при экспертизе

1. Патент CIIIA 93996657, кл. 29571, опублик. 1976.

2. Патент CILIA 9 4099196,кл. 357—

23, опублик. 1977 (прототип).

Элемент памяти Элемент памяти Элемент памяти 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх