Динамический запоминающий элемент
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социвлистических
Республик (11)836680 (61) Дополнительное к авт. свид-ву— (22) Заявлено04.07.79 (21) 2790929/18-24
3 (53)M. Кл.
911 С 11/40 с присоединением заявки М— (23) Рриоритет—
Геаударстаакнвй каиктат
СССР аа делам кэабрвтвккк н аткрмтка
Опубликовано07.06.81. Бюллетень М g1
Дата опубликования описания 07 06,8 1 (53) УДК681,З27..67 (088. 8) /
- „I / (. I
M осковский ордена Трудового Красого, Знамени физико-технический институт
/ ю (72) Автор изобретения (71) Заявитель (54) ДИНАМИЧЕСКИЙ ЗАПОМИНАЮШИЙ ЭЛЕМЕНТ
Изобретение относится к области автоматики и вычислительной техники.
Известны различные варианты динамических запоминающих элементов, динамический режим хранения информации в которых обеспечивает малые мощности, пот5 ребляемые в режиме хранения информации, что, в частности, достигается использованием дополняющих биполярных транзисторов тт-р -тте и р-тт-р -типа. Известны динамита ческие запоминающие элементы gk), которые в щзухмерную матрицу накопителя запоминающего устройства включаются двумя входами. Наличие только двух входов у таких матричных динамических эле15 ментов (МДЭ) приводит к низкомубыстродействию и низкой помехоустойчивости, а также резко усложняет схемы сбрамления, так как по указанным двум входам должны осуществляться питание МДЭ (и регенерация накопленного на его емкостях заряда„ наличие или отсутствие которого ставят в соответствие записанной в элемент информадии - логической 1" или логическому "0 ) перезапись информации и ее считывание.
Известны также МДЭ 13 и (4
Наиболее близким по технической сущности к изобретению является МДЭ (5) на двух дополняющих биполярных транзисторах, содержащий первый и второй выводы питания и управляющий вход, эмиттер
М п -р-и транзистора соединен с первым входом элемента, эмиттер р-и-Р-тран- зистора - со вторым входом, база р- тт-р трапзис гора соединена с коллектором п-р-п-транзйстора, коллектор р-тт-Ртранзистора - с базой .h- p -h транзистора.
Недостатками известного МДЭ являются низкие функциональные возможности и относительно невысокое быстродействие. трелью изобретения является расширение функциональных возможностей и повышение быстродействия МДЭ.
Поставленная цель достигается тем, что Р -тт-р-транзистор содержит дополни« тельные коллекторы, соединенные с выходами. элемента, а его основной коллектор
3 8368 .соединен с управляющим вхоцом элемента, и тем, что в него введен диод Шоттки, анод которого соединен с.базой Й- р "Итранзистора, а катод — с базой р- И -ртранзистора.
На чертеже представлена электричес5 кая схема МДЭ.
Предлагаемый МДЭ соцержит первый и второй выводы питания 1 и 2 соотвеи ственно и управляющий вхоц 3.
Эмиттер И-р -vl-транзистора 4 соединен с первым вывоцом l, база - с управляющим входом 3. Эмиттер р-И-р-транзистора 5 соединен со вторым выводом 2.
База Р -И-Р-транзистора 5 соединена с . коцлектором И-р -И-транзистора 4, кол15 лектор р-И-р-транзистора 5 соединен с базой и-р -h rqmnaacTopa 4. Дополнитель» ные коллекторы р -и -р транзистора 5 соединены с выходами 6 элемента, число которых, например, при двухмерной организации матрицы и минимальном числе связей между МДЭ, равно четырем (фиг.1 ).
Наличие положительной обратной связи по току между дополняющими транзисторами приводит к регенерации сигнала в каждом МДЭ вследствие большого усиления тока, ограничиваемого лишь режимом питания. В зависимости от режима питания (например, двух- или многофазного) предлагаемый элемент наряду с хранением информации одновременно выполняет как неинвертирующие (например, ИЛИ ), так и инвертируюшие (например, Запрет" ) функции.
Эти свойства прецлагаемого элемента и разделение его информационных входа, и выхоцов существенно расширяют его функциональные возможности и область применения, например, в многофункциональных ассоциативных ЗУ либо матрицах с двумерным., переносом информации.
Отметим также, что предлагаемый
МДЭ при его технологической реализации 45 очень хорошо сверхинтегрируется в вице компактной интегральной схемы.
Повышение быстродействия в предлагаемом МДЭ связано с тем, что нет необходимости импульсной «подпитки (pere50 нерации) хранящейся в нем информации, и с тем, что вследствие имеющего место в МДЭ регенеративного процесса увеличения тока при включении р-и-р-транзистора приводит к еще более быстрому его вклю чению, а уменьшение тока при включении
S0 4 р-И-р-транзистора привоцит к еще более быстрому его включению. Взаимосвязи > между элементами предлагаемого МДЭ и иной принцип его действия позволяют
Ф эффективно использовать в нем цля дальнейшего повышения быстродействия (эа счет ограничения насыщения дополняющих транзисторов при их включении) диоц Шоттки
7. В прототипе его использование исключена
Изобретение может быть использовано при проектировании и в произиодстве многофункциональных элементов, используемых при создании сложных логических устройств с распрецеленной памятью.
Формула изобретения
Динамический запоминающий элемент, содержащий два биполярных дополняющих транзистора rl-р-И и р-и-р-тинов, эмкттер Vl-p-и -транзистора соединен с первым выводом питания, базы - c основным кон» лектором р-и-р транзистора,а коллектор-с базой р -И-р-транзистора эмиттер ко» торого соединен со вторым выводом питания, и управляющий ахоп и выходы, о т— личаюши йсятем, чтосцелью
I повышения быстродействия элемента, р-И-р-транзистор содержит цополнительные коллекторы, соеаиненные с выходами элемента, а его основной коллектор соединен с управляющим вхоцом элемента.
2. Динамический запоминающий элемент поп. 1,отличаюшийсятем, что в него введен цноц Шоттки, анод которого соединен с базой И-p --И-тран зистора, а катод - с базой р-И-р транзистора.
Источники информации, принятые во вни йние при экспертизе
1, Авторское свицетельство СССР
Х 374655 кл. G 11 С 11/34, 1973, 2. Патент США № 3715732, кл 611 С 11/40, НКИ 340/173 опу блик. 1 973.
3. Безбороцников Б, А., Орлов B. В., Фурсин Г. И.и Щетинин Ю. И. Электронная промышленность. 1978, № 3, с. 41, рис. 12а.
4. Патент США М.3919005, кл. Н 01 L 2l/22, НКИ 148/175, опублик. 1975.
5.8yndeг 4l.В. Eaefs ЗМ ТРАСС Ъ1рЕМ
TOCtlh. POpGt3, 1976, р. 182 (прототип).
836680
Составитель Н. Ушаков
Редактор Л. Утехина Техред Н.Майором Корректар-С. Коман
Заказ 3122/39 Тираж 645 Поднисное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
11SO35, Москва, Ж 35, Раушская наб., a 4/5
Филиал ППП Патент, г, Ужгород, ул. Проектная, 4
