Накопитель для постоянного запо-минающего устройства

 

ОП ИСАН И Е (»)841045

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Соцнвпистмческик

Ресттубттии (6l) Дополнительное к авт. свид-ву— (22) Заявлено 3.1.05.79 (21) 2773645/18-24 с нрисоедннением заявки №вЂ” (23) Приоритет—

1)М Клз

С 1! С 11/40

Гбщдэрстееинмй хемитет

СССР дв дедам изобретений и еткрнтий (53) УДК 681.327..66 (088.8) Опубликовано 23.06.81. Бюллетень № 23

Дата опубликования описания 25.06.81 (72) Авторы изобретения

В. А. Милошевский и А. А. Яковлев

1 (71) Заявитель (54) НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО

ЗАПОМИНА!ОЩЕГО УСТРОЛСТВА

Изобретение относится к вычислительной технике и может быть использовано при построении интегральных постоянных запоминающих устройств (ПЗУ).

Известен накопитель ПЗУ, содержащий числовые и разрядные шины, в местах пересечения которых включены элементы связи, например транзисторы (1).

Недостатком такого накопителя является большое количество числовых и разрядных шин (не менее 29M, где М вЂ” информационная емкость накопителя), а следовательно, н большое количество выводов накопителя.

Известен также накопитель ПЗУ, содержащий числовые и разрядные шины, в местах пересечения которых включены элементы связи (диоды) (2).

М .Недостатком данного накопителя также является большое количество числовых и разрядных шин (не менее 2тМ).

Наиболее близким к предлагаемому является накопитель ПЗУ, содержащий числовые и разрядные шины и транзисторы, И затворы которых соединены с числовыми шинами, а истоки и стоки — с разрядными шинами. Транзисторы являются элементами

I связи и наличие или отсутствие тако о транзистора соответствует «1:: или «0» двоичной информации, хранимой на пересечении числовой и разрядной шин (3) .

Недостатком такого устройства является большое количество числовых и разрядных шин (не менее 2 1/М), причем указанный минимум достигается лишь в случае равенства количества слов и количества разрядов в слове, что не всегда бывает удобно. Кроме того, каждый элемент связи накопителя может хранить ограниченный объем информации.

Цель изобретения — увеличение информационной емкости и расширение области применения за счет обеспечения записи логических функций.

Поставленная цель достигается тем, что в накопителе для постоянного запоминающего устройства, содержащем числовые и разрядные шины, в местах пересечения которых включены элементы связи, каждый разряд элемента связи содержит транзисторы, эмиттеры которых подключены к разрядной шине,,а коллекторы соответственно через первый резистор и резистивный элемент подключены

84!045 к числовой шине, база первого транзистора подключена к одним выводам второго и третьего резисторов, другие выводы которых подключены соответственно к числовой и разрядной шинам, база второго транзистора подключена непосредственно к коллектору первого транзистора и через четвертый резистор — к разрядной шине.

На чертеже схематически представлен накопитель для ПЗУ.

Накопитель содержит числовые шины 1, разрядные щины 2 и элементы 3 связи.

Каждыш из разрядов элементов связи содержит Il транзисторов 41 — 4„, и транзисторов 5 < — 5, резисторы б l — 6, 7 i — 7г,, 81 — 8„, 91 — 9e, а также п резистивных элементов 10 — IOe. Резистивными элементами могут быть, например, плавкие перемычки, резисторы и т. д.

На рассматриваемый элемент связи подается напряжение Бее. При напряжении на нем Р транзистор 4 (i = 1, 2, ..., п) открывается. При напряжении di на элементе связи транзистор 5i открывается, транзистор 4t, при этом закрыт.

Устройство работает следующим образом, Пусть выполнено условие (1), чего можно достигнуть выбором номиналов резисторов 6, 7, 8, 9. Тогда, очевидно, в случае подачи па элемент связи напряжения U =

= Ua (условие (2) напряжение на резистивном элементе IOE будет близко к Uq, а напряжение на остальных резистивных элементах 10 близко к нулю. Пусть высокому сопротивлению элемента связи соответствует «О» двоичной информации, а низкому — «!» двоичной информации.

d р с!

С! а = Р 2 .- 1 с1(+U(Сре р(, (

Тогда и-разрядное двоичное слово можно закодировать в одном элементе 3 связи следующим образом. Если (- тый разряд слова равен «О», резистивный элемент IOi должен . быть высокоомным. Если же 1-тый разряд слова равен «1», то резистивный элемент 1Оа должен быть низкоомным. В последнем случае сопротивление элемента 10i выбирается так, чтобы ток, протекаю1ций по нему при

U — — (1; был много больше суммы токов, текущих через резисторы 6 и 8, входящие в элементы связи, подключенные к той же разрядной шине, что и рассматриваемый элемент связи. Сопротивления резистивных элементов 10, соответствующие кодируемому п-разрядному двоичному слову, задаются

4 либо при изготовлении накопителя, либо с помощью специального кодирования после изготовления, например, с помощью пережигания резистивных элементов (изготовленных в виде плавких перемычек) за счет пропускания по ним тока при приложении к элементу связи достаточно длинных импульсов напряжения U .

Если выполнены перечисленные условия, то, подавая на элемент 3 связи напряжение

U(, (! i ë) и контролируя величину тока, протекающего по соответствующей разрядной шине, можно считать содержимое «любой из п бит, закодированных в этом элементе связи. Если же условие (1) дополнить, например, условием (3), 15

da P1(ds с! 3 .- Р 2 « 4 (3)

d л- --Рп-.г

2О элемента 3 связи, возможно считать также логические суммы п — 1 пар бит. Следователь но, каждый элемент связи может быть использован для хранения не только п бит, но и их логических функций.

Формула изобретения

Накопитель для постоянного запоминающего устройства, содержащий числовые и зо разрядные шины, в местах пересечения которых включены элементы связи, отличающееся тем, что, с целью увеличения информационной емкости и расширения области применения за счет обеспечения записи логических функций, каждый разряд элемента

35 связи содержит транзисторы, эмиттеры которых подключены к разрядной шине, а коллекторы соответственно через первый резистор и резистивный элемент подключены к числовой шине, база первого транзистора подключена к одним выводам второго и третьего резисторо6, другие выводы которых подключены соответственно к числовой и разрядной шинам, база второго транзистора подключена непосредственно к коллектору первого транзистора и через четвертый резистор — к разрядной шине.

Источники информации, принятые во внимание при экспертизе

I, Патент США № 3976983, кл. 340-173 оп убл и к. 1976.

2. Патент США № 341614, кл. 340 — -173, опублик. 1970.

3. Авторское свидетельство СССР № 641498, кл. 0 11 С 11/40, 1 978 (прототип).

841045

Составитель Л. Амусьева

Редактор А. Шандор . . Техред А..Бойкас Корректор М. Шароши

Заказ 4778/79 Тираж 645 Подписное

ВНИИ ПИ Государственного комитета СССР по делам нзобретеннЯ н открытнЯ!

13035, Москва, Ж вЂ” 3S, Раушская наб., д. 4/5

Филиал ППП «Патента, r. Ужгород, ул. Проектная. 4