Резервированное запоминающее устройство

 

и> 881825

ОПИСАНИВ

ИЗЬБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (6l ) Дополнительное к авт. свид-ву Р 803014 (51)М. Кд. (22) Заявлено 26,11. 79 (21) 2845721/18-24

11 С 29/00 с присоединением заявки М—

Гоеударстеенный квинтет

СССР (23) Приоритет—

Опубликовано 15.11 ° 81 ° Бюллетень № 42

Дата опубликования описания 16.11.81 по девам нзобретеннй н открытий (5З) ДК 681. 327, .6(088,8) (72) Авторы изобретения

В.А..Шастин и В.П. Петровский (71) Заявитель (54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО

Изобретение относится к запоми.нающим устройствам.

Известно устройство по основному авт. св. Ф 803014, содержащее регистр адреса, выходы которого подключены 5 к входам двух рабочих и резервного блоков памяти, первый и второй коммутаторы, входы которых подключены к соответствующим выходам рабочих блоков памяти, а управляющие входы — к управляющему выходу регистра адреса, сумматор, первые входы которого подключены к выходам второго коммутатора, а вторые входы — к выходам резервного блока памяти, блок контроля, 15 вход и выход которого подключены соответственно к первым входам и управляющему входу третьего коммутатора, генератор тактовых импульсов, 20 элементы И, первые входы которых подключены к выходам третьего коммутатора, вторые входы — к выходу генератора тактовых импульсов, а выход является выходом устройства, выходЫ перв1ого коммутатора подключены к входам блока контроля, а выходы второго коммутатора — ко входам сумматора tl) .

Недостатками этого устройства являются большое время проверки устройства, так как проверка предполагает последовательное во времени суммирование каждого из трех блоков памяти, и большие временные затраты на контрольное суммирование массивов при передаче высокодостоверной информации. Эти временные затраты обусловлены тем, что в ряде типов памяти возможно при одной неисправности появление ошибок в нескольких разрядах информации одновременно (например, в жгутовой памяти), при этом на выходе устройства возможно появление неверной информации, вследствие ограниченной эффективности схемы контроля.

Указанные недостатки снижают быстродействие устройства, 81875

15

25

3 8

Цель изобретения — повышение быстро действия устройства.

Поставленная цель достигается тем, что в резервированное запоминающее устройство введены схемы сравнения по числу разрядов устройства, первые и вторые входы которых подключены к выходам первого коммутатора и сумматора соответственно, третьи входы— к выходу генератора тактовых импульсов, а выходы являются одними из выходов устройства.

На чертеже приведена функциональная схема предложенного устройства. устройство содержит регистр адреса 1, один из разрядов 2 которого служит для занесения признака обращения к первому 3 или второму 4 рабочим блокам памяти, резервный блок памяти 5, в который занесена сумма по модулю два информации с одинаковыми адресами из рабочих блоков памяти

3 и 4, первый коммутатор 6, второй коммутатор 7, блок контроля 8, сумматор 9, генератор тактовых импульсов 10, третий коммутатор 11, элементы И (по числу разрядов устройства) 12, схемы сравнения (по числу разрядов устройства) 13. Выходы блоков памяти 3 и 4 и один из выходов регистра 1 (являющийся разрядным выходом разряда 2 регистра 1) подключены соответственно ко входам коммутаторов 6 и 7. Входы сумматора

9 подключены соответственно к выходам блока памяти 5 и коммутатора 7. Входы блока контроля 8 подключены к выходам коммутатора 6. Входы коммутатора 11 подключены соответственно к выходам блока контроля 8, коммутатора 6 и сумматора 9. Входы элементов И 12 подключены к выходам генератора тактовых импульсов 10 коммутатора. 11.

Выходы элементов И 12 являются выходами устройства. Первые и вторые входь схем сравнения 13 подключены к выходам первого коммутатора би сумматора

9 соответственно. Третьи входы схем сравнения подключены к выходу генератора тактовых импульсов 10. С выходов схем сравнения 13, являющихся одними из выходов устройства, снимаются сигналы неисправности.

Работа запоминающего устройства происходит следующим образом.

Адрес ячейки, к которой необходимо обратиться, записывается в регистр

1, в один из разрядов 2 которого эаносится признак обращения к первому

3 или второму 4 рабочему блоку памяти. Если обращение производится к блоку 4, то считанная с него информация через коммутатор 6 поступает на входы блока контроля 8, коммутатора 11 и схемы сравнения 13.

Одновременно на сумматор 9 поступает информация, считанная по тому же адресу с блока 5 и через коммутатар 7 с блока 3. Сумма по модулю два информации, считанной с блоков

3 и 5, поступает на входы коммутатора 11 и схем сравнения 13. Если блоком контроля 8 йе зарегистрирована искажений информации, поступающей с выхода коммутатора 6, то блок контроля вырабатывает сигнал, разрешающий прохождение этой информации через коммутатор 11. Если результат контроля отрицательный, то через коммутатор 11 на входы элементов И 12 поступает информация с выхода сумматора 9.

На элементах И 12 тактовым импульсам происходит выделение считываемой информации. Одновременно с выделением информации на элементах И 12 по тактовым импульсам в схемах сравнения

13 сравнивается информация из блока

4, поступающая с выхода коммутатора

6, с суммой по модулю два информации из блоков 3 и 5, поступающей с выхода сумматора, Таким образом, с высокой достоверностью производится одновременный контроль информации из всех трех блоков памяти 3-5. Это позволяет при считывании информации с одного рабочего блока памяти (при проверках) сделать заключение об исправности всего резервированного устройства. При этом время проверки сокращается более чем в три раза и упрощается алгоритм проверки (не требуется суммирования информации).

При исправности всех трех блоков памяти 3-5 с помощью схем сравнения можно сделать вывод а достоверности передаваемой информации также без суммирования, т.е, без дополнительных временных затрат. В известном устройстве суммирование в некоторых случаях необходимо (если возможны отказы большой кратности), поскольку достоверность обнаружения блоком контроля отказов большой кратности меньше. единицы. Если схемы сравнения .зафиксировали неисправность одного иэ блоков памяти, то для повышения достоверности передачи информации

5 8818 следует провести контрольное суммирование для проверки правильности работы блока контроля (в этом случае потеря быстродействия происходит только при неисправности устройства).

Если обращение производится к блоку

3, то считанная с него информация через коммутатор 6 поступает на входы блока контроля 8, коммутатора 11, схем сравнения 13. Одновременно на 1о, сумматор 9 поступает информация, считанная по тому же адресу из блока

5 и через коммутатор 7 из блока 4.

В остальном работа устройства не отличается от описанного. 15

Таким образом, использование предложенного технического решения позволяет по сравнению с известными обеспечить за счет использования схем сравнения сокращение в три раза вре- 20 мени проверок памяти с полуторной избыточностью, а также обеспечить сокращение затрат машинного времени иа передачу.высокодостоверной информации.

Формула изобретения

Резервированное запоминающее устройство по авт. св. Ф 803014, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит схемы сравнения по числу разрядов устройства, первые и вторые. входы которых подключены к выходам первого коммутатора и сумматора соответственно, третьи входык выходу генератора тактовых импульсов, а выходы являются одними из выходов устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свйдетельство СССР

Р 803014 по заявке Ф 2692866/18-24, кл. G ll С 29/00, 1978 1,прототип).

Составитель В. Рудаков

Редактор Л. Тюрина Техред О.Легеэа Корректор: M. Пожо

Заказ 9986/80 Тираж 648 Подписное

ВНИИПИ Государственно о комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35» Раушская наб. д. 4/5

Филиал ППП "Патент", r. у город, ул. Проектная, 4