Устройство для контроля блоков постоянной памяти

 

(72) Авторы иэобретеиия

И.В.Огнев, Г.А.Бородин, Н.И.Егорова и А.К.Столяров

Московский ордена Ленина энергетический институт-(Vt) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПОСТОЯННОЙ ПАМЯТИ

Изобретение относится к запоминающим устройствам.

Известны устройства для контроля блоков постоянной памяти (1 И 2).

Одно . иэ известных устройств содержит преобразователь параллельного кода в последовательный, комму" татор, преобразователь, счетчик контрольного кода, счетчик адресов, блоки останова по адресу и контрольному коду, блок управления, выходной ре10 гистр, схему сравнения и блок сверт- ки по модулю. Устройство позволяет осуществлять поразрядный контроль по модулю два и по контрольной сумме определенного массива чисел, считы" ваемых с запоминающего блока tip.

Недостатком этого устройства является невысокая точность контроля..

Наиболее близким техническим решением к предлагаемому является устройство для контроля блоков постоянной памяти, содержащее сумматор, схему сравнения и схему установки контрольных чисел, позволяющее осуществлять контроль хранимой блоком памяти информации путем последовательного суммирования чисел на сумматоре беэ кольцевого переноса и последующего сравнения полученной контрольной суммы с заранее подсчитанньм эталоном (2).

Недостатком этого устройства явля» ется невысокая точность контроля при возникновении многократных ошибок,. к которйм приводит отказ запоминающих микросхем.

Цель изобретения — повышение точности контроля.

Поставленная цель достигается тем, что в устройство для контроля блоков постоянной памяти, содержащее сумматор прямой контрольной суммы, схему сравнения и группу регистров контрольных чисел, выходы которых соединены со входами первой группы входов схемы сравнения, управляющий вход и выход которой являются соответственно

877621 слов и их засылку в сумматор 4 обратной контрольной суммы.

Перекоммутация осуществляется следующим образом. Первый разряд считанного слова засылается в M-ый разряд, второй разряд — в (M-1) -ый разряд, И-ый разряд — в первый разряд сумматора 4 обратной контрольной суммы. Таким образом, при сложении чисел на сумматоре 4 обратной контрольной суммы единицы переполнения в разрядах;передаются в обратном направлении. т.е. из старшего разряда j в младший (j-2). После окончания суммирования в сумматорах

2 и 4 накапливаются контрольные суммы,.первая из которых образована прямой, а вторая — обратной передачей единиц переноса в разрядах. Образованные контрольные суммы складываются на сумматоре 4 обратной контрольной суммы для образования результирующей контрольной суммы. Результирующая контрольная сумма направляется на схему 5 сравнения, где сравнивается с контрольной информацией, содержащейся в регистрах контрольных чисел группы 6.

При составлении .первой (прямой) контрольной суммы теряется часть Йн30 формации об отказах в старших разрядах кодов чисел, эти ошибки являются необнаруживаемыми. Вероятность пропуска ошибки q типа стирания в старших разрядах определеяется из выФормула изобретения управляющим входом и выходом устройства, входы сумматора прямой контрольной суммы являются информационными входами устройства, введены сумматор обратной контрольной суммы, и коммутатор, одни из входов которого подключены ко входам, а другие входык выходам сумматора прямой контрольной суммы, выходы коммутатора соединены со входами сумматора обратной контрольной суммы, выходы которого подключены ко входам второй группы входов схемы сравнения.

На чертеже представлена функциональная схема предлагаемого устрой, ства.

Устройство содержит контролируемый блок 1 постоянной памяти, сумматор 2 прямой контрольной суммы, коммутатор 3, сумматор 4 обратной контрольной суммы, схему 5 сравнения и группу 6 регистров контрольных чисел.

Выходы регистров контрольных чисел группы 6 соединены со входами первой группы входов схемы 5 сравнения, управляющий вход и выход которой являются соответственно управляющим входом и выходом устройства. Входы сумматора 2 прямой контрольной суммы являются информационными входами устройства. Одни из входов коммутатора 3 подключены ко входам, а другие входы — к выходам сумматора 2 прямой контрольной суммы. Выходы коммутатора 3 соединены со входами сумматора 4 обратной контрольной суммы, выходы которого подключены ко входам второй группы входов схемы

5 сравнения, Выходы контролируемого блока 2 постоянной памяти подключаются к информационным входам устрой- 40 ства.

Устройство работает следующим образом.

После подачи на вход контролируемого блока 2 постоянной памяти управляющего импульса и последовательности адресных сигналов, осуществляющей последовательный перебор адресов, с выходов блока 2 памяти считываются многоразрядные слова. Считанные слова направляются в сумматор

2 прямой контрольной;. суммы, где осуществляется суииирование считанных чисел. Кроме того, считанные из блока 53

I памяти слова направляются на,один из входов коммутатора 3, осуществляющего обратную перекоммутацию разрядов ражения с = С„ Е С, 1 "1 1"- 1 где С вЂ” количество искаженных разрядов.

Эти ошибки выявляются при составлении второй (обратной) контрольной суммы, что позволяет донести вероятность обнаружения ошибок до единицы не только в случае возникновения одиночных, ио и многократных ошибок типа стирания. Технико-экономическое преимущество предлагаемого устройства заключается в более высокой по сравнению с известныи точности контроля.

Устройство для контроля блоков постоянной памяти, содержащее сумматор прямой контрольной суммы, схему сравнения и группу регистров конИсточники информации принятые во внимание при экспертизе

1. Авторское свидетельство СССР

ip N 642774, кл. G ll С 29/00, 1979 °

2. Клямко Э.И. Схемный и тестовый контроль автоматических цифровых вы-, числительных машин, М., "Сов. радио" °

1963, с. 192 (прототип).

5 87762 трольных чисел, выходы которых соединены со входами первой группы входов схемы сравнения, управляющий вход и выход которой являются соответственно управляющим входом и выходом устройства,, входы сумматора прямой контрольной суммы являются информационными входами устройства, о т — л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, оно содержит сумматор обратной контрольной суммы и коммутатор, одяя из входов которого подключены ко входам, а другие входы — к выходам сумматора

1 6 прямой контрольной суммы, выходы коммутатора соединены со входами сумма" тора обратной контрольной суммы, вы-. ходы которого подключены ко входам второй группы входов схемы сравнения.

Составитель Т.Зайцев

Редактор E,Ïàïï Техред. А. Савка . Корректор А.Ференц

Заказ 9625 77 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4