Запоминающее устройство с обнаружением ошибок

 

Iiu 881876

Союз Советских

Социалистических

Республик

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (22)ЗаЯвлено 28.01.80 (21) 2876290/18-24 с присоелинениеет заявки ртев (23) П риорнтет— (51)М. Кл.

G 11 С 29/00

Государственный комитет

СССР

II0 делам изеоретеиий и открытий (53) АК 681. .327(088.8) Опубликовано 15.11 81. ктллетень Я 42

Дата опубликования описания 16.11.81! !

Н.Д. Рябуха и В.Н. Горшков; с (72) Авторы изобретения

l ,/

; I I

„1

j (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ

ОШИБОК

Изобретение относится к запоминающим устройствам.

Известно запоминающее устройство с обнаружением ошибок, содержащее накопитель, входной и выходной регистры, адресный блок и блоки сверток по модулю два. Обнаружение ошибок в нем основано на запоминании контро-, льных битов записываемой информации в элементах памяти накопителя, специально отведенных для этих целей,.и сравнении их с контрольными битами, сформированными при считывании информации. Это приводит к большой аппара-. турной избыточности (11, Наиболее близким техническим решением к изобретению является запоминающее устр йство с обнаружением ошибок, содержащее накопитель, соединенный с входным, выходным и адресным регистрами, первый и второй блоки сверток

20 по модулю два, входы которых подключены соответственно ко входам адресно го и входного регистров, а выходы—.ко входам первого сумматора, третий и четвертый блоки сверток по модно два, входы которых соединены соответственно со входом адресного и с выходом выходного регистров, а выходы — со входами второго сумматора, причем выход каждого сумматора соединен со входом соответствующего счетчика, а выходы счетчиков подключены ко входам вычитателя. В этом устройстве в режиме записи при каждом об-. ращении к накопителю код адреса и код записываемого слова подаются соответственно на входы адресного и входного регистров и производится запись слова в соответствующую ячейку накопителя. Одновременно код.адреса и код записываемого слова подаются соответственно на первый и второй блоки сверток, которые вырабатывают биты четности адреса и записываемого слова. Биты четности объединяются пер вым сумматором в результирующий бит, который записывается в первый счет881876 4

55 чик. К концу записи в накопитель всего блока информации счетчик фиксиру ет суммарное количество результирующих битов, равных ")". В режиме считывания с помощью третьего и четвертого блоков сверток по модулю два, второго сумматора и второго счетчика, аналогично как и при записи, фиксируется суммарное количество результирующих битов, равных "1", Затем содержимое счетчиков подается на вычитатель. При отсутствии ошибок разность кодов равна нулю, При наличии ошибок в вычитателе формируется раз" ность кодов, равная общему количеству ошибок ),2) .

Недостатком этого устройства является большое количество оборудования.

Цель изоб етения — упрощение устройства за счет сокращения количества оборудования в нем.

Поставленная цель достигается тем, что в запоминающее устройство с обнаружением ошибок, содержащее накопитель, входы которого подключены к выходам адресного регистра и входного информационного регистра, а выходы — ко входам выходного информационного регистра, первый и второй блоки сверток по модулю два, выходы которых соединены со входами сумматора, а вход первого из них соединен со входом адресного регистра, являющимся одним из входов устройства, другим входом которого является вход входного информационного регистра, счетчик, вход которого подключен к выходу сумматора, а первый выход — к одному из входов вычитателя, выход которого является выходом устройства, введен я элементы ИЛИ и контрольный регистр„ вход которого подключен ко второму выходу счетчика, а выход — к другому входу вычитателя, входы элементов ИЛИ подключены к выходу выходного информационного регистра и входу входного информационного регистра, а выходы — ко входам второго блока свертки по модулю два.

На чертеже представлена структурная схема предложенного устройства, Устройство содержит накопитель 1, соединенный с входным информационным

2, выходным информационным 3 и адресным 4 регистрами, элементы ИЛИ 5, первый 6 и второй 7 блоки сверток по модулю два, сумматор 8, счетчик

9, контрольный регистр 10 и вычитатель 11. Первые входы элементов ИЛИ

40 э подключены к выходу регистра 3, вторые входы — ко входу регистра 2, а выходы — ко входу второго блока сверток по модулю два 7. Вход первого блока сверток по модулю два 6 сое-., динен со входом адресного регистра

4, а выходы первого 6 и второго 7 блоков сверток по модулю два подключены ко входам сумматора 8. Вход счетчика 9 соединен с выходом сумматора 8, первый выход подключен к одному из входов вычитателя 11, второй выход — ко входу регистра 10, выход. которого соединен с другим входом вычитателя 11.

Устройство работает следующим об-. разом.

В режиме записи код адреса и код записываемого слова подаются соответственно на входы адресного 4 и входного 2 регистров и производится запись слова в соответствующую ячейку накопителя 1. Одновременно код адреса и код записываемого слова подаются соответственно на первый 6 и через элементы .ИЛИ 5 на второй 7 блоки, которые вырабатывают биты четности адреса и записываемого слова. При этом во всех разрядах выходного регистра 3 хранится код "0". Биты четности объединяются сумматором

8 в результирующий бит, который в сЛучае его единичного значения поступает в счетчик 9 и увеличивает содержимое счетчика на единицу ° Таким образом, к концу записи всего блока информации в накопитель 1 счетчик 9 фиксирует количество результирующих одиночных битов, равных "1". Зафиксированное счетчиком 9 число передается в регистр 10 и сохраняется там до тех пор, пока..соответствующий блок информации находится в накопителе 1.

В режиме считывания в каждом такте обращения соответствующее коду адреса число извлекается из накопителя 1 и поступает через регистр 3 на выход устройства. Одновременно код адреса и код считанного слова подаются соответственно на первый 6 и через элементы ИЛИ 5 на второй 7. блоки, которые как и при записи вырабатывают биты четнос. и адреса и записываемого слова. При этом во всех разрядах входного регистра 2 хранится код "0". Биты четности объединяются сумматором 8 в результирующий бит, который записывается в счетчик

1876 б

Формула изобретения

ВНИИПИ Заказ 9986/80 Тираж 648 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

5 88

9. После считывания последнего числа блока информации в счетчике 9 фиксируется количество результирующих битов, равных "l". Затем содержимое счетчика 9 и регистра jO подается на вычитатель ll который при отсутствии ошибок во время записи и считывания блока информации выдает число, равно нулю. Если во время записи или считывания в запоминающем устройстве возникали ошибки, искажающие адресную или числовую информацию, то в вычитателе ll формируется код суммарного количества ошибок. Если зафиксированное количество ошибок недопустимо велико, то считывание блока информации производится повторно, при этом пчетчик 9 предварительно устанавливается в нулевое состояние.

К началу записи нового блока информации счетчик 9 и регистр 10 устанавливаются в нулевое состояние.

Объем контролируемого оборудования в предлагаемом устройстве примерно на 27-30Х .меньше, чем в известном.

Запоминающее устройство с обнаружением ошибок, содержащее накопитель, входы которого подключены к выходам

" 1 адресного регистра и входного информационного регистра, а выходы — ко входам выходного информационного регистра, первый и второй блоки сверток по модулю два, выходы которых соединены со входами суиматора,а вход первого из них соединен со входом адресного регистра, являющимся одним из входов устройства, другии

10 входом которого является вход входного информационного регистра, счетчик вход которого подключен к выходу сумматора, а первый выход — к одному из входов вычитателя, выход которого

15 является выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит элементы ИЛИ и контрольный регистр, вход которого подключен ко вто»

2g рому выходу счетчика, а выход — к . другому входу вычитателя, входы элементов ИЛИ подключены к выходу выиодного информационного регистра и входу входного информационного регистра, г5 а выходы — ко входам второго блока свертки по модулю два.

Источники информацииэ принятые во внимание при эксперти@е

1. Патент США У 3599146, зо кл. 340-146. опублик. 1971

2. Авторское свидетельство СССР

М 672655, кл. G 11 29/00, 1978 (прототип).