Устройство для контроля блоков постоянной памяти

 

ОП ИСАЙ ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик . (»886059 (6l ) Дополнительное к авт. свид-ву (22)Заявлено 11.02.80. (21) 2881149/18 24 с присоединением заявки М (23) Приоритет

Опубликовано 30.11.81. Бюллетень Ю 44

Дата опубликования описания 04.12.81 (51)M. Кл.

Q 1l С 29/00 твеуаауетениеб квинтет. CCC9 ао авааи иеебретеккН и еткрктий (53) УДК 681.327

"(-С188. 8) гi

A.È. Бабаев, A.Д. Бакакин, Ю.В. Ермаков и Ю.С : Исаев (72) Авторы изобретения (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ

Изобретение относится к запоминаюшим устройствам и может быть использовано для контроля кодовых жгутов блоков постоянной памяти.

Известно устройство для контроля блоков постоянной памяти, содержащее блок считывания счетчик адреса, схему сравнения, блок синхронизации и буферную память, в которых контроль достигается сравнением информации контролируемого объекта с информацией, нанесенной на программоноситель или предварительно размещенной в устройстве 11.

Недостатком этого устройства является жесткий формат эталонного слова, что приводит к увеличению емкости накопителя ЗУ и повышению стоимости .устройства контроля.

Наиболее близким к предлагаемому по технической сущности является устройтво для контроля блоков постоянной памяти, содержащее блок считывания информации, блок очередности ввода, адресный блок, блок анализа ошибок, 2 дополнительный счетчик, блок управления очередностью ввода, блок задания режи-, мов проверки и блок синхроимпульсовГ;Я..

Недостатками этого устройства являются низкая надбжность вследствие трудоемкости процесса контроля, а также постоянная разрядность эталонного слова, что снижает возможности его применения при различных типах кодовых жгутов в контролируемых блоках постоянной памяти.

t0

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в устройство для контроля блоков постоянной памяти, содержащее блок

15 ввода контрольных сигналов, формирователь адресных сигналов, блок управления, схему сравнения, накопитель и первый блок местного управления, причем выход блока ввода контрольных сигналов под20 ключен к первому входу формирователя адресных сигналов, а первый вход - к первому выходу блока управления, второй выход которого соединен со вторым вхо86059

ы дом формирователя ацресных сигналов, третий выход.и первый вход соединены соответственно с первым входом и вы ходом первого блока местного управления, а четвертый выход и второй вход— соответственно с первыми входом и выходом схемы сравнения, первый и второй входы накопителя подключены соответственно к пятому выходу блока управления и первому выходу формирователя адресных сигналов, второй вход блока ввода контрольных сигналов является входом устройства, введены группа индуктивных датчиков, группа генераторов токовых импульсов, формирователь контрольных сигналов, формирователь информационных сигналов, распределитель сигналов и второй блок местного управления, причем первый вход формирователя контрольных сигналов подключен к первому выходу распределители сигналов, второй вход — к шестому выходу блока управления, а выход — к третьему входу накопители, первый, второй и третий входы распределителя сигналов соединены соответственно с выходом блока входа контрольных сигналов, с выходом накопителя и с седьмым выходом блока управлении, а выход распределители сигналов поцключен ко второму входу схемы сравнения, олин из входов генераторов токовых импульсов группы соединены со вторым выходом первого блока местного управлении, другие входы — со вторым выходом формирователя адресных сигналов, а выходы— с одними из входов индуктивных датчиков группы, другие входы которых подключены к выходу второго блока местного управления, первый и второй входы которого соединены соответственно с третьим выхоцом формирователя ацресных сигналов и с восьмым выхоцом блока управления, выхоц индуктивных датчиков группы подключены ко входам формирователи информационных сигналов, выход которого соединен с третьим входом схемы сравнения.

На чертеже изображена функциональная схема предлагаемого, устройства.

Устройство содержит блок 1 ввода контрольных сигналов, формирователь 2 адресных сигналов, блок 3 управления, накопитель 4,:группу 5 генераторов токовых импульсов, первый блок 6 местного управления, предназначенный для синхронизации работы устройства, формирователь 7 контрольных сигналов, распределитель 8 сигналов, схему 9 сравнения, группу 10 индуктивных датчиков, второй блок 1 1 местного управлении, 4 предназначенный цля регулирования чувствительности индуктивных датчиков, и формирователь 12 информационных сигналов, Выход блока l ввода контрольных сигналов подключен к первому входу формирователя 2 адресных сигналов, а первый вход — к первому выходу блока 3 управления. Второй вход блока 3 управле1О ния соединен со вторым входом формирователя 2 ацресных сигналов, третий выход и первый вход соецинены соответственно с первыми входами и выходом первого блока 6 местного управления, а чет15 вертыи выход и второй вход — соответственно с первыми входом и выходом схемы

9 сравнения. Первый и второй входы накопители 4 подключены соответственно к пятому выходу блока 3 управленил, и

20 к первому выходу формирователя 2 адресных сигналов. Первый вход формирователи 7 контрольных сигналов подключен к первому выходу распределителя 8 сиг25 налов, второй вход — к шестому выходу блока 3 управления, а выход — к третьему входу накопителя 4. Первый, второй и третий входы распределителя 8 сигна— лов соединены соответственно с выходом блока 1 ввода контрольных сигналов, с

36 выходом накопители 4 и седьмым входом блока 3 управления. Выход распределителя 8 сигналов подключен ко второму входу схемы 9 сравнения. Одни из входов генераторов токовых импульсов

55 группы 5 соединены со вторым выходом первого блока 6 местного управлении, другие входы — c0 вторым выхоцом формирователя 2 адресных сигналов, а выхоцы" одними из вхоцов индуктивных цатчиков

40 группы 10. другие входы которой под- ключены к выходу второго блока 11 местного управления. Первый и второй входы второго блока 11 местного управлении соединены соответственно с третьим вы45 ходом формирователя 2 адресных сигналов и с восьмым выходом блока 3 управления. Выходы индуктивных датчиков группы 10 подключены ко входам формирователя 12 информационных сигналов, 56 выход которого соединен с третьим входом схемы 9 сравнения. Второй вход блока 1 ввода контрольных сигналов является входом устройства. Вход устройства подключается к программоносителю

55 (не показан). Выходы генераторов токовых импульсов группы 5 подключаются к контролируемому кодовому жгуту блока ,постоянной памяти, который укладываетс>, 886059 на сердечники индуктивных датчиков группы 10.

Устройство работает следующим образом.

Блок 3 управления задает режим проверки. B результате протекания импуль1 сного тока по выбранному проводу контролируемого кодового жгута в индуктивных датчиках группы 10 формируются сигналы в соответствии с кодом заложенного в них кодового жгута. Регулировка 1О чувствительности индуктивных датчиков группы 10, осуществляемая вторым блоком 11 местного управления, повышает достоверность считываемой с кодового жгута информации, исключа.» ложные срабатывания индуктивных датчиков группы

10 от тока помехи.

Сигналы с индуктивных датчиков группы 10 поступают в формирователь 12. информационных сигналов, гце формируется число в двоичном коде, которое пос тупает на вход схемы 9 сравнения, на другой вход которой поступает число со второго входа распределителя 8 сигналов.

Контроль правильности прошивки кодового жгута производитс;» по контрольной информации, поступающей с программоносителя в блок 1 ввода контрольных сигналов и далее в распределитель 8 сигналов. С выхода распределителя 8 сигналов контрольные числа поступают на схему 9 сравнения и одновременно через формирователь 7 контрольных сигналов в накопитель 4. Если при записи в накопитель 4 длина слова превышает разр;дность одной»чейки, то дл;» записи И в один цикл обращения подключается более одной ячейки. При считываний данного слова опрашивается одновременно несколько ячеек накопител 4. Если в процессе контроля не обнаружено ошибок в. прошивке кодового жгута, то проверка заканчивается после опроса провода, имеющего последний адрес.

Записанная в накопитель информация используется для последующих проверок 4»Э кодового жгута без ввода контрольной информации с программоносителя. При обнаружений ошибки дальнейший код контрольных чисел в накопитель 4 прекращается и работа устройства перестра- р ивается на режим долбления со считыванием информации с накопителя 4., и продолжается до исправления ошибки или исключения провода из кодового жгута.

И

Технико-экономическое преимушество предлагаемого устройства заключается в его более высокой надйжностй, а также в обеспечении возможности контроп я разл ич ных типов кодовых жгутов блоков посто.»иной памяти. формула изобретения

Устройство для контроля блоков постоянной памяти, содержащее блок ввода контрольных сигналов, формирователь адресных сигналов, блок управления, схему сравнения, накопитель и первый блок мест— ного управления, причем выход блока ввода контрольных сигналов подключен к

»первому входу формирователя адресных сигналов, а первый вход — к первому входу блока управления, второй выход которого соединен со вторым входом формирователя адресных сигналов, третий выход и первый вход соединены соотвеч» ственно с первыми входом и выходом первого блока местного управления, а четвертый выход и второй вход — соответственно с первыми входом и выходом схемы сравнения, первый и второй входы накопителя подключены соответственно к пятому выходу бл»5ка управления и к первому выходу формирователя адресных сигналов, второй вход блока ввоца контрольных сигналов является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит группу индуктивных датчиков, группу генераторов токовых импульсов, формирователь контрольных сигналов, формирователь информационных сигналов, распределитель сигналов и второй блок местного управления, .»ричем первый вход формирователя контрольных сигналов поцключен к первому выходу распределителя сигналов. второй вход — к шестому выходу блока управления, а выход — к третьему входу накопителя, первый, второй и третий входы распределител» сигналов соединены соответственно с выходом блока ввода контрольных сигналов, с выходом накопителя и с седьмым выходом блока управления, а выход распределителя сигналов подключен ко второму входу схемы сравнения, одни из входов генераторов токовых импульсов группы соединены со вторым выходом первого блока местного управления, другие входы — со вторым выходом формирователя адресных сигналов, а выходы — с одним из входов индуктивных, датчиков группы, другие входы которых подключены к выходу второго блока местного управления, первый и второй входы которого соединены соответственно с третьим выходом формирователя адресных сигналов и с восьмым выходом блока управления, выходы индуктивных датчиков группы подключены

Составитель Т. Зайцева

Техред Е.баритончик Корректор N. Шароши

Редактор Ю. Ковач

Заказ 10566/80 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР. по делам изобретений и открыткой

L13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r.Óæãîpîä, ул. Проектная, 4 ко входам формирователя информационных сигналов, выход которого соединен с третьим входом схемы сравнения, Источники информации, принятые во внимание прн экспертизе

1 ° Авторское свидетельство СССР Ж 504250, кл. 5 11 С 29/00, 1975.

2. Авторское свидетельство СССР

:% 563697, кл. Я 11С 29/00, 1977 (прототип).

Устройство для контроля блоков постоянной памяти Устройство для контроля блоков постоянной памяти Устройство для контроля блоков постоянной памяти Устройство для контроля блоков постоянной памяти 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх